高速PCI總線接口卡的開發(fā)_第1頁
高速PCI總線接口卡的開發(fā)_第2頁
高速PCI總線接口卡的開發(fā)_第3頁
高速PCI總線接口卡的開發(fā)_第4頁
高速PCI總線接口卡的開發(fā)_第5頁
全文預覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、高速高速 PCIPCI 總線接口卡的開發(fā)總線接口卡的開發(fā)摘要:摘要:從系統(tǒng)的角度介紹高速 PCI 總線接口卡開發(fā)的整個過程,其中包括硬件電路的設(shè)計制作和軟件驅(qū)動的開發(fā)。介紹一些從實際設(shè)計過程中得出的應該注意的細節(jié)等。 ; mso-hansi-font-family: Times NewRoman關(guān)鍵詞:關(guān)鍵詞:PCI 總線 PCI9052 TMS320LF2407 雙端口 RAMPCI 總線技術(shù)已經(jīng)應用于形形色色的微機接口中。同在聲卡、網(wǎng)卡甚至有些顯示都是基于 PCI 總線技術(shù)的,一些高速數(shù)據(jù)傳輸系統(tǒng)中也需要用到 PCI 總線技術(shù)。PCI 總線技術(shù)的出現(xiàn)是為了解決由于微機總線的低速度和微處理器

2、的高速度而造成的數(shù)據(jù)傳輸瓶勁問題,PCI 局部總線是在 ISA 總線和 CPU 總線之間增加的一級總線。由于獨立于 CPU 的結(jié)構(gòu),該總線增加了一種獨特的中間緩沖器的設(shè)計,從而與 CPU 及時鐘頻率無關(guān),用戶可以將一些高速外設(shè)直接掛到CPU 總線上,使之與其相匹配。PCI 局部總線使得 PC 系列微機結(jié)構(gòu)也隨之升級為現(xiàn)在的基于 PCI 總線的三級總線結(jié)構(gòu)。PC 機的三級總線結(jié)構(gòu)如圖 1 所示。1 1 PCIPCI 總線接口卡的開發(fā)總線接口卡的開發(fā)PCI 局部總線最顯著的特征是速度快。ISA 總線的傳輸速率為 5MB/s,EISA總線的傳輸速率為 33MB/s,PCI1.0 標準定義的總線傳輸速

3、率為 132MB/s,PCI2.0 標準定義的總線傳輸速率為 264MB/s,PCI2.1 和 PCI2.2 標準定義的總線傳輸速率為 512MB/s。而新一代 PCI-X 技術(shù)則在原有 PCI 總線技術(shù)的基礎(chǔ)上增加了許多新的技術(shù)特征,利用 PCI-X 技術(shù)可以為千兆以太網(wǎng)卡、基于 UltraSCSI320 的磁盤陣列控制器等高數(shù)據(jù)吞吐量的設(shè)備提供足夠的寬帶。1999 年P(guān)CISIG(PCI 特別興趣小組發(fā)布的 PCI-X1.0 標準最高可提供 1GB/s 的傳輸速率,而 2003 年推出的 PCI-X2.0 標準則最高可提供 4.3GB/s 的傳輸速率。目前,PCI 總線接口電路的選擇主要有

4、兩種方案。一種是選用可編輯邏輯器件(PLD)。使用 PLD,用戶可以靈活地開發(fā)出適合自己需要的具有特定功能的芯片,但 PCI 總線協(xié)議比較復雜,設(shè)計 PCI 控制接口難度較大,對于一般的工程項目來說,成本較大?,F(xiàn)在有許多生產(chǎn)可編程邏輯器件的廠商都提供經(jīng)過嚴格測試的 PCI 接口功能模塊,用戶只需進行組合即可。另一種是選用 PCI專用芯片組(又稱橋接電路),通過專用芯片來實現(xiàn)完整的 PCI 主控模塊和目標模塊的功能,將復雜的 PCI 總線接口轉(zhuǎn)換為相對簡單的用戶接口,用戶只需設(shè)計轉(zhuǎn)換后的總線接口。本設(shè)計中選用 PCI 總線專用接口芯片來開發(fā)接口卡。1.1 接口芯片介紹PCI 總線接口電路又分為主

5、控設(shè)備和目標設(shè)備。主控設(shè)備可以控制總線,驅(qū)動地址、數(shù)據(jù)和控制信號;目標設(shè)備不能啟動總線操作,只能依賴于主控設(shè)備從其中讀取數(shù)據(jù)或向其傳送數(shù)據(jù)。主控設(shè)備芯片價格比較高,目標設(shè)備芯片價格則比較便宜,而且目標設(shè)備芯片比較簡單、易于操作。目前兩大 PCI 專用接口芯片生產(chǎn)商是 AMCC 公司和 PLX 公司。AMCC 公司的PCI 接口芯片有 S5920、S5933、S5935 等。S5920 是目標設(shè)備芯片;S5933 既可以設(shè)置為主控設(shè)備芯片,又可以設(shè)置為目標設(shè)備芯片;S5935 是 S5933 的改進版,同樣既可以設(shè)置為主控設(shè)備芯片,也可以設(shè)置為目標設(shè)備芯片。PLX 公司在 PCI 接口芯片的設(shè)置

6、生產(chǎn)中首屈一指,其目標設(shè)備芯片產(chǎn)品主要有PCI9030、PCI9052 和 PCI9050,PCI9050 和 PCI9052 可以運用于 ISA 卡轉(zhuǎn)接 PCI的設(shè)計中,PCI9030 是專門為嵌入式系統(tǒng)設(shè)計的;主控設(shè)備芯片產(chǎn)品主要有PCI9054、PCI9080 和 PCI9060,PCI9060 是最早的 32 位主控設(shè)備芯片,PCI9080 是 PCI9060 的后繼產(chǎn)品,而 PCI9054 則是一種性價比很高的芯片,其性能比 PCI9080、PCI9052 更優(yōu)越。由于主控設(shè)備芯片比較復雜,而且價格昂貴,所以對處理速度和傳輸速度要求不是特別高的場合應盡量選用目標設(shè)備芯片。本設(shè)計中選用

7、 PLX 公司的PCI9052 目標設(shè)備芯片來設(shè)計 PCI 接口電路。1.2 PCI9052 介紹PCI9052 是 PLX 公司繼 PCI9050 之后推出的低成本、低功耗、32 位 PCI 總線接口芯片,利用它可以使局部總線快速轉(zhuǎn)換到 PCI 總線上。PCI9052 芯片的設(shè)計符合 PCI2.1 規(guī)范。它支持低成本從屬適配器,其局部總線可根據(jù)需要配置成復用或非復用模式的 8、16 或 32 位的局部總線。PCI 總線側(cè)的時鐘頻率范圍為 033MHz,局部總線與 PCI 總線的時鐘相互獨立,局部總線的時鐘頻率范圍為 040MHz,兩種總線的異步運行方便了高低速設(shè)備的相互兼容。PCI9052

8、芯片內(nèi)部有一個 64 字節(jié)的寫 FIFO 和一個 32 字節(jié)的讀 FIFO,通過讀寫 FIFO,可實現(xiàn)高性能的突發(fā)式數(shù)據(jù)傳輸,也可以進行連續(xù)的單周期操作。1.3 硬件設(shè)計由于 PCI9052 屬于目標設(shè)備芯片,只能依賴于主控設(shè)備從其中讀取數(shù)據(jù)或向其傳送數(shù)據(jù),所以需要一個微處理器對通過 PCI9052 從 PCI 總線發(fā)送到局部總線的命令作出處理響應,或者把用戶想要傳送的數(shù)據(jù)以中斷的方式通知 PCI總線來讀取。本設(shè)計中微處理器選用 TI 公司的 C2000 系列的 16 位 DSP 芯片TMS320LF2407。TMS320LF2407 是 TI 公司推出的定點 DSP 處理器,是一款性價比較高

9、的芯片。它采用高性能靜態(tài) CMOS 技術(shù),供電電壓為 3.3V,指令周期可達 25ns,片內(nèi)有高達 32K 字的 FLASH 程序存儲器、1.5K 字的數(shù)據(jù)/程序 RAM、544 字雙口 RAM(DARAM)和 2K 字的單口 RAM(SARAM),可以分別擴展 64K 字外部程序存儲器、64K 字外部數(shù)據(jù)存儲器和 64K 字 I/O 尋址空間;片內(nèi)還集成了包括 CAN 控制器在內(nèi)的多個外圍模塊及存儲器,可以運用于電機及逆變電路的控制中;10位 16 通道的 A/D 轉(zhuǎn)換器最小轉(zhuǎn)換時間為 500ns;內(nèi)部自帶看門狗定時器模塊(WDT)和 16 位的串行外設(shè)接口模塊(SPI)。另外,該芯片有高達

10、 40 個可單獨編程或復用的通用輸入/輸出引腳、一個串行通信接口(SCI)、一個并口和5 個外部中斷。目前投入市場試用的 C2000 系列的 32 位 DSP 芯片 TMS320LF2812采用的是 150MHz 的時鐘速率,其指令周期只為 6.7ns,存儲器可以擴展到 1M,速度更快,功能更強大。PCI 接口卡硬件總體設(shè)計如圖 2 所示。圖中,DB 代表數(shù)據(jù)總線,AB 代表地址總線,CB 代表控制總線。圖圖 2 2PCI9052 的 PCI 總線直接與金手指連接,局部總線與 DSP 之間的數(shù)據(jù)傳輸在雙端口 RAM 中實現(xiàn)。雙端口 RAM 采用兩片 CYPRESS 公司的雙端口 RAM 芯片C

11、Y7C131,組成 16 位存儲轉(zhuǎn)接電路 PCI9052 和 CY7C131 供電電壓均為 5V,而TMS320LF2407 供電電壓為 3.3V,所以接口電平不匹配,需要加總線電平轉(zhuǎn)換電路,這里選用 16 位總線傳送接收器 74FCT64245 來實現(xiàn)。PCI9052 的控制信號和 TMS320LF2407 的控制信號之間的邏輯轉(zhuǎn)換用一片 ALTERA 公司的 PFGA 芯片EPM7032LC44 來實現(xiàn)。TMS320LF2407 的外圍電路可以根據(jù)需要擴展。由于 TMS320LF2407 內(nèi)部自帶 32K 字的 FLASH 程序存儲器,程序調(diào)試完畢后可以燒寫進去,但程序調(diào)試過程中需要頻繁修

12、改程序,所以可展一片存儲器,調(diào)試程序時當作程序存儲器用,程序調(diào)試完畢后再作為數(shù)據(jù)存儲器用,這樣既方便又實用。TMS320LF2407有一個串行通信接口和一個 16 位并行通信接口,串口可以做成 RS485、RS232、RS422、SDI 總線接口等,并行通信接口可以做成 16 位并行輸入輸出接口。1.4 電路板制作(1)在連線上只要將對應的引腳連在總線上就可以了。由于信號用的是反射波信號,所以驅(qū)動的信號只用了要求電壓的一半,另一半靠反射來提升,所以對信號線的長度有要求:CLK 信號線的長度為 2500mil100mil。如果長度不夠可以畫蛇行線,另外 ,CLK 信號線要用地線屏蔽。(2)PCI

13、 總線規(guī)范要求布四層線,也可以只布兩層線。布兩層線時,走線難度增大,要做好電源退耦。每個 Vcc 引腳必須有退耦電容,且容量的平均值至少為 0.01F,從引腳根部到電容焊盤的走線長度不大于 250mil,線寬至少為20mil,多個引腳可以并用一個電容,并且參與共用的引腳數(shù)不受限制,但必須滿足以上條件。(3)PCI 總線信號 PRSNT1#的 PRSNT2#中必須有一個接地。如果都不接地,系統(tǒng)找不到開發(fā)板。它們接地有兩個用途,其一,用來表明槽位上實際存在一塊板;其二,提供該板對電源要求的有關(guān)信息。表 1 給出了 PRSNT#引腳的設(shè)備情況。表表 1 1 PRSNT#PRSNT#引腳的設(shè)置情況引腳

14、的設(shè)置情況PESNT1#PRSNT2#擴展板配置開路開路不存在擴展板地開路有擴展板,最大功耗為 25W開路地有擴展板,最大功耗為 15W地地有擴展板,最大功耗為 7.5W(4)對于不實現(xiàn) JTAG 邊界掃描的板子,必須把引腳 TDI 和 TDO 連接起來,以使掃描鏈不至于斷開。(5)PCI 連接器上的 3.3V 引腳(即使實際使用中未提供電流)在母板上必須連到一起,最好連到一個 3.3V 的電源平面上。而且,對 3.3V 引腳應提供一個交流回路,這時對地去耦應符合高頻信號技術(shù)的要求。為此,應在 3.3V 平面上均勻排列 12 個高速電容,容易為 0.01F。(6)為了穩(wěn)定性,局部總線除了少數(shù)有

15、特殊要求外,所有的信號線都應加上拉電阻(5k10 k)或下拉電阻(一般選 150k)。(7)為防止干擾,局部總線時鐘也應對地屏蔽。(8)串行 EEPROM 提供 PCI 總線和局部總線的部分重要配置信息,EEPROM 一定要選支持串行傳輸方式的,如 NM93CS46 或者與之兼容的存儲器。NM93C46 不支持串行讀寫,所以不能選取。NM93CS46 的 CS、SK、SDI、SDO 和 PE 端都要接10k的上拉電阻,而 PRE 端要接 150k的下拉電阻。EEPROM 的配置至關(guān)重要,EEPROM 配置不正確可能導致操作系統(tǒng)無法運行。系統(tǒng)啟動時自動檢測EEPROM 的開始 48 拉是否全為“

16、1”,若全為“1”,則載入 PCI9052 的默認配置;否則則裝載 EEPROM 中的內(nèi)容,為板卡分配資源。串行 EEPROM 可以通過PCI 總線直接寫入,也可以用編程器直接燒寫。1.5 程序調(diào)試1.5.1 FPGA 程序的開發(fā)可編程器件的設(shè)計軟件種類很多,各大器件廠家及一些軟件公司都開發(fā)了一些設(shè)計軟件。軟件的設(shè)計根據(jù)邏輯功能的描述方法可分為語言描述設(shè)計和原理圖描述設(shè)計兩個類。常見的如 DATA I/O 公司的 ABEL 語言、四通公司 ASIC 事業(yè)部開發(fā)的針對 GAL 器件的 FM(Fast MAP)軟件等屬于語言描述類設(shè)計軟件;而 DATA I/O 公司的 Synario 軟件、Orcad 公司的 PLD 等軟件屬于電路圖描述或電路圖描述與語言描述相結(jié)合設(shè)計的軟件。本設(shè)計中 FPGA 的編程只涉及到信號邏輯轉(zhuǎn)換,所以只需選用語言描述類設(shè)計軟件,這里選用 DATA I/O 公司的 ABEL 語言描述設(shè)計軟件。程序調(diào)試結(jié)束后用編程器寫入 FPGA 芯片即可。1.5.2 DSP 程序開發(fā)TI 公司提供了 DSP 專用仿真器和仿真開發(fā)系統(tǒng),C2000 系列的開發(fā)系統(tǒng)最新版本為 CCS2.2。對于不同的仿真器,只要安裝驅(qū)動程序即可使用該開發(fā)系統(tǒng)進行仿真。仿真器選用最新款的帶 USB 接口的 ICETEK51

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論