計(jì)算機(jī)原理詳解之運(yùn)算器與控制器課件(1)

1、 制作制作: 錢光明錢光明 主要內(nèi)容主要內(nèi)容:1處理器處理器基本基本結(jié)構(gòu)及結(jié)構(gòu)及基本基本流程流程；指令節(jié)拍與流程指令節(jié)拍與流程;組合邏輯控制器組合邏輯控制器;微程序控制器微程序控制器;1.1.處理器處理器基本基本結(jié)構(gòu)及結(jié)構(gòu)及基本基本流程流程CPU：Central Processor Unit1.1處理器處理器基本基本功能功能: 1).正確取出正確取出;指令指令 2).依據(jù)指令產(chǎn)生各種操作信號(hào)依據(jù)指令產(chǎn)生各種操作信號(hào); 3). 控制操作信號(hào)的發(fā)生時(shí)間控制操作信號(hào)的發(fā)生時(shí)間; 4).數(shù)據(jù)加工數(shù)據(jù)加工-ALU: 算術(shù)算術(shù)/邏輯運(yùn)算等邏輯運(yùn)算等. 1.2CPU的組成的組成: 1). 控制器控制器l 從

2、內(nèi)存取出一條指令從內(nèi)存取出一條指令,并指出下條指令的地址并指出下條指令的地址;l 對(duì)指令進(jìn)行譯碼對(duì)指令進(jìn)行譯碼,產(chǎn)生相應(yīng)的控制信號(hào)產(chǎn)生相應(yīng)的控制信號(hào);l指揮并控制指揮并控制CPU、內(nèi)存和、內(nèi)存和I/O設(shè)備之間的數(shù)據(jù)傳送設(shè)備之間的數(shù)據(jù)傳送. 2). 運(yùn)算器運(yùn)算器 加工信息加工信息.包括包括: 算術(shù)運(yùn)算算術(shù)運(yùn)算 邏輯運(yùn)算等邏輯運(yùn)算等 3). CPU中的主要寄存器中的主要寄存器: .MDR-數(shù)據(jù)緩沖寄存器數(shù)據(jù)緩沖寄存器 暫存暫存指令指令或或數(shù)據(jù)數(shù)據(jù). . MAR-存儲(chǔ)器地址寄存器存儲(chǔ)器地址寄存器 .PC-程序計(jì)數(shù)器程序計(jì)數(shù)器 . IR-指令寄存器指令寄存器(Instruction Register)

3、 保存保存當(dāng)前指令當(dāng)前指令. .GR-通用寄存器通用寄存器. .PSW程序狀態(tài)字程序狀態(tài)字) 多.其它其它 1.3 典型基本電路典型基本電路* 加法器加法器輸入輸入: 移位器移位器典型電路典型電路*:1.4 CPU的的基本基本操作及操作及基本基本流程流程取指流程取指流程:(R1)R2流程流程: 圖中哪些圖中哪些叫叫微操作微操作控制信號(hào)？控制信號(hào)？ 有關(guān)縮寫：有關(guān)縮寫：PC: Program Counter 程序計(jì)數(shù)器程序計(jì)數(shù)器IR: Instruction Register 指令寄存器指令寄存器LA: Latch A 鎖存器鎖存器ALB: Latch B 鎖存器鎖存器BALU: Arithme

4、tic Logic Unit 算術(shù)邏輯單元算術(shù)邏輯單元MB: Memory Block 存儲(chǔ)體存儲(chǔ)體MAR:Memory Address Register存儲(chǔ)器地址寄存器存儲(chǔ)器地址寄存器MDR: Memory Data Register存儲(chǔ)器數(shù)據(jù)寄存器存儲(chǔ)器數(shù)據(jù)寄存器考研真題考研真題*: (2010年年)18、下列存儲(chǔ)器中，匯編語言程序員可見的是 A：存儲(chǔ)器地址寄存器（MAR） B：程序計(jì)數(shù)器（PC） C：存儲(chǔ)器數(shù)據(jù)寄存器（MDR） D：指令寄存器（IR） 考研真題考研真題*: (2010年年) 43.(11分)某計(jì)算機(jī)字長(zhǎng)為16位，主存地址空間大小為128KB，按字編址，采用字長(zhǎng)指令格式，指

5、令名字段定義如下：注：（X）表示存儲(chǔ)器地址X或寄存器X的內(nèi)容，請(qǐng)回答下列問題： （1）該指令系統(tǒng)最多可有多少條指令？該計(jì)算機(jī)最多有多少個(gè)通用寄存器？存儲(chǔ)器地址寄存器（MAR）和存儲(chǔ)器數(shù)據(jù)寄存器（MDR）至少各需多少位？（2）轉(zhuǎn)移指令的目標(biāo)地址范圍是多少？ （3）若操作碼0010B表示加法操作（助記符為a d d），寄存器R4和R5的編號(hào)分別為100B和101B，R4的內(nèi)容為1 2 3 4 H，R5的內(nèi)容為5 6 7 8 H，地址1 2 3 4 H中的內(nèi)容為5 6 7 8 H，地址5 6 7 8 H中的內(nèi)容為1 2 3 4 H，則匯編語言為a d d（R4），（R5）+（逗號(hào)前為原操作數(shù)，逗號(hào)后

6、為目的操作數(shù)）對(duì)應(yīng)的機(jī)器碼是什么（用十六進(jìn)制表示）？該指令執(zhí)行后，哪些寄存器和存儲(chǔ)單元的內(nèi)容會(huì)改變？改變后的內(nèi)容是什么？ 2.2.指令指令節(jié)拍與流程節(jié)拍與流程2.1 基本概念基本概念 時(shí)鐘、時(shí)鐘、節(jié)拍與周期舉例：節(jié)拍與周期舉例：時(shí)鐘周期：時(shí)鐘周期：最小定時(shí)單位。最小定時(shí)單位。 一個(gè)或多個(gè)一個(gè)或多個(gè)時(shí)鐘周期時(shí)鐘周期組成一組成一 個(gè)個(gè)節(jié)拍節(jié)拍。節(jié)拍：節(jié)拍： 一個(gè)或多個(gè)節(jié)拍組成一個(gè)一個(gè)或多個(gè)節(jié)拍組成一個(gè)機(jī)器周期機(jī)器周期。取指周期取指周期：又：又稱為稱為公公操作。操作。 功能：從內(nèi)存取指令功能：從內(nèi)存取指令I(lǐng)R；并；并修改修改指令地址。指令地址。取操作數(shù)周期取操作數(shù)周期：它與指令的類型和尋址方式有關(guān)。

7、它與指令的類型和尋址方式有關(guān)。執(zhí)行周期執(zhí)行周期：例如，完成相加并送往目的地。例如，完成相加并送往目的地。 以上以上3類周期均屬類周期均屬機(jī)器周期機(jī)器周期。指令周期：指令周期：從從取指令取指令到到全部執(zhí)行完該條指令。全部執(zhí)行完該條指令。 一個(gè)或多個(gè)一個(gè)或多個(gè)機(jī)器周期機(jī)器周期組成一組成一 個(gè)個(gè)指令周期指令周期。如何理解平常說的微機(jī)主頻？如何理解平常說的微機(jī)主頻？ 定長(zhǎng)定長(zhǎng)機(jī)器周期機(jī)器周期 每個(gè)機(jī)器周期中的時(shí)鐘周期數(shù)相同。每個(gè)機(jī)器周期中的時(shí)鐘周期數(shù)相同。 不定長(zhǎng)不定長(zhǎng)機(jī)器周期機(jī)器周期 每個(gè)機(jī)器周期中的時(shí)鐘周期數(shù)不盡相同。每個(gè)機(jī)器周期中的時(shí)鐘周期數(shù)不盡相同。 指令周期包含的機(jī)器周期也可多可少。指令周期

8、包含的機(jī)器周期也可多可少。 簡(jiǎn)單指令少，復(fù)雜指令多。簡(jiǎn)單指令少，復(fù)雜指令多。2.2 指令的執(zhí)行過指令的執(zhí)行過程程舉例舉例:PDP-11指令：指令：ADD （R0), R1; 該圖總共可以表示該圖總共可以表示幾條指令？幾條指令？2.3指令的指令的微微操作序列操作序列舉例舉例: 進(jìn)一步細(xì)化進(jìn)一步細(xì)化. V0V3為為時(shí)鐘周期時(shí)鐘周期（節(jié)拍（節(jié)拍） 考研真題考研真題*: (2009年年)11、馮諾依曼計(jì)算機(jī)中指令和數(shù)據(jù)均以二進(jìn)制形式存放在存儲(chǔ)器中，CPU區(qū)分它們的依據(jù)是 A .指令操作碼的譯碼結(jié)果 B. 指令和數(shù)據(jù)的尋址方式 C. 指令周期的不同階段 D. 指令和數(shù)據(jù)所在的存儲(chǔ)單元. 考研真題考研真題

9、*: (2011年年)19、假定不采用Cache和指令預(yù)期技術(shù)，且機(jī)器處于“開中斷”狀態(tài)，則在下列有關(guān)指令執(zhí)行的敘述中，錯(cuò)誤的是 A .每個(gè)指令周期中CPU至少訪問內(nèi)存一次 B. 每個(gè)指令周期一定大于或等于CPU周期 C. 空操作指令的指令周期中任何寄存器的內(nèi)容都不會(huì)被改變 D. 當(dāng)前程序在每條指令執(zhí)行結(jié)束時(shí)都可能被外部中斷打斷 3.組合邏輯組合邏輯控制器控制器3.1基本原理基本原理 硬布線硬布線 把控制器看成產(chǎn)生專門固定時(shí)序控制信號(hào)的邏把控制器看成產(chǎn)生專門固定時(shí)序控制信號(hào)的邏輯電路。輯電路。 設(shè)計(jì)目標(biāo)：用最少的元件，取得最高的速度。設(shè)計(jì)目標(biāo)：用最少的元件，取得最高的速度。 理論基礎(chǔ)：布爾代數(shù)

10、。理論基礎(chǔ)：布爾代數(shù)。 組成器件：門電路，觸發(fā)器。組成器件：門電路，觸發(fā)器。 特點(diǎn)：特點(diǎn)： 1）組成的網(wǎng)絡(luò)復(fù)雜；）組成的網(wǎng)絡(luò)復(fù)雜； 2）無規(guī)則；）無規(guī)則； 3）設(shè)計(jì)和調(diào)試?yán)щy；）設(shè)計(jì)和調(diào)試?yán)щy； 4）不可改變指令系統(tǒng)和指令功能；）不可改變指令系統(tǒng)和指令功能； 5）適用于）適用于VLSI； 6）速度高。）速度高。設(shè)計(jì)依據(jù)：設(shè)計(jì)依據(jù)： 微操作微操作= 時(shí)鐘因素（時(shí)鐘時(shí)鐘因素（時(shí)鐘節(jié)拍節(jié)拍周期）周期）指令碼指令碼基本條件基本條件 操作碼操作碼操作碼譯碼操作碼譯碼微操作信號(hào)微操作信號(hào)發(fā)生器發(fā)生器時(shí)序時(shí)序狀態(tài)，條件狀態(tài)，條件微操作信號(hào)微操作信號(hào)部件設(shè)計(jì)：部件設(shè)計(jì)： 首先，首先，列出每條機(jī)器指令的微操作序

11、列，結(jié)合列出每條機(jī)器指令的微操作序列，結(jié)合時(shí)序信號(hào)，排出操作時(shí)間表。時(shí)序信號(hào)，排出操作時(shí)間表。 其次其次，將相同微操作的地方和條件逐個(gè)列出。，將相同微操作的地方和條件逐個(gè)列出。這里的地方和條件是指有關(guān)的指令碼、時(shí)序信這里的地方和條件是指有關(guān)的指令碼、時(shí)序信號(hào)及其它條件（結(jié)果特征與狀態(tài)）。號(hào)及其它條件（結(jié)果特征與狀態(tài)）。 其三其三，將同一微操作的全部地方和條件進(jìn)行，將同一微操作的全部地方和條件進(jìn)行“或或”合并、化簡(jiǎn)，求得每個(gè)微操作的優(yōu)化邏合并、化簡(jiǎn)，求得每個(gè)微操作的優(yōu)化邏輯函數(shù)式。輯函數(shù)式。 最后最后，根據(jù)每個(gè)邏輯的函數(shù)式得到用，根據(jù)每個(gè)邏輯的函數(shù)式得到用“與非與非”門實(shí)現(xiàn)的各自的邏輯電路，又稱

12、執(zhí)行邏輯。再門實(shí)現(xiàn)的各自的邏輯電路，又稱執(zhí)行邏輯。再將每個(gè)微操作執(zhí)行邏輯組合起來，就構(gòu)成微操將每個(gè)微操作執(zhí)行邏輯組合起來，就構(gòu)成微操作產(chǎn)生部件。作產(chǎn)生部件。 3.2設(shè)計(jì)舉例設(shè)計(jì)舉例完成完成“ALUBUS”=FETCHV1+SOFV1（間接尋址間接尋址）ADD+EXEV1ADD3.3 用用PLA實(shí)現(xiàn)組合邏輯控制器實(shí)現(xiàn)組合邏輯控制器* 考研真題考研真題*: (2009年年) 19、相對(duì)于微程序控制器，硬布線控制器的特點(diǎn)是A指令執(zhí)行的速度慢，指令功能的修改和擴(kuò)展容易 B. 指令執(zhí)行的速度慢，指令功能的修改和擴(kuò)展難 C. 指令執(zhí)行的速度快，指令功能的修改和擴(kuò)展容易 D. 指令執(zhí)行的速度快，指令功能的修

13、改和擴(kuò)展難. 4.4.微程序控制器微程序控制器組合邏輯組合邏輯變成了變成了存儲(chǔ)邏輯存儲(chǔ)邏輯。從而可用類似程序設(shè)。從而可用類似程序設(shè)計(jì)的方法（稱微程序設(shè)計(jì)）去設(shè)計(jì)繁雜控制邏輯。計(jì)的方法（稱微程序設(shè)計(jì)）去設(shè)計(jì)繁雜控制邏輯。以下述節(jié)拍段為例：以下述節(jié)拍段為例： V0: PCBUS, BUSMAR, CLEAR, PCLA, 1C0, ADD; V1: READ, ALUBUS, BUSPC, WAIT; V2: MDRBUS, BUSIR; V3: 1SOF。 下址下址字段字段0010024.14.1下址字段法下址字段法用于用于存放存放全部指令的全部指令的所有微程序所有微程序。它。它采用只讀采用只讀

14、存儲(chǔ)器存儲(chǔ)器結(jié)構(gòu)結(jié)構(gòu)?？刂拼鎯?chǔ)器的字長(zhǎng)等于微指令的長(zhǎng)度，控制存儲(chǔ)器的字長(zhǎng)等于微指令的長(zhǎng)度，它的容量決定于所有微程序的總長(zhǎng)度，它的容量決定于所有微程序的總長(zhǎng)度，它的讀出周期要求盡可能短，故一般采它的讀出周期要求盡可能短，故一般采用雙極型只讀存儲(chǔ)器，其存取周期稱用雙極型只讀存儲(chǔ)器，其存取周期稱微微周期周期。 控制存儲(chǔ)器控制存儲(chǔ)器CROM:CROM:ARAR：指：指微指令地址寄存器微指令地址寄存器。它是控制。它是控制存儲(chǔ)器存儲(chǔ)器CROMCROM中的地址寄存器，用于中的地址寄存器，用于存放存放將將要讀取的要讀取的微指令地址微指令地址，簡(jiǎn)稱，簡(jiǎn)稱微地址微地址。 IRIR：指：指微指令寄存器微指令寄存器。

15、它是控制存儲(chǔ)。它是控制存儲(chǔ)器中的數(shù)據(jù)寄存器，用于器中的數(shù)據(jù)寄存器，用于存放存放從控制存儲(chǔ)從控制存儲(chǔ)器取出的器取出的微指令微指令，并保存到它被執(zhí)行完畢，并保存到它被執(zhí)行完畢為止。為止。 微地址譯碼邏輯微地址譯碼邏輯PLAPLA：產(chǎn)生后繼微指令的地址（又稱產(chǎn)生后繼微指令的地址（又稱下址下址）。）。下址有下址有3 3種可能種可能：起始地址起始地址: :每條機(jī)器指令所對(duì)應(yīng)的一段微程序的每條機(jī)器指令所對(duì)應(yīng)的一段微程序的人口地址，它由指令操作碼經(jīng)人口地址，它由指令操作碼經(jīng)PLAPLA譯碼給出；譯碼給出；順序地址：順序地址：由微指令的下址字段給出，它不經(jīng)過由微指令的下址字段給出，它不經(jīng)過PLAPLA，在微指

16、令取出后，直接從下字址字段取得。，在微指令取出后，直接從下字址字段取得。轉(zhuǎn)移地址：轉(zhuǎn)移地址：由微指令的下址字段及由微指令的下址字段及PLAPLA中的地址中的地址修改邏輯給出的部分地址并接而成。修改邏輯給出的部分地址并接而成。轉(zhuǎn)移時(shí)用轉(zhuǎn)移時(shí)用轉(zhuǎn)移時(shí)用轉(zhuǎn)移時(shí)用4.24.2計(jì)數(shù)器法計(jì)數(shù)器法* *4.3 4.3 麓芯麓芯1 1號(hào)號(hào)一看一看整體整體結(jié)構(gòu)結(jié)構(gòu):二看二看指令編碼指令編碼:三看三看微指令編碼微指令編碼:四看四看微程序舉例微程序舉例: MOV R0,11H;五看五看CROM,且實(shí)際運(yùn)行且實(shí)際運(yùn)行: 0 x0000:0 x43800001/此此2行為取指令行為取指令0 x0001:0 xc401c

17、4000 x00e4:0 x000008e5 /此此6行為行為ADD R0,R1;1e110 x00e7:0 x000060e9 /微程序設(shè)計(jì)微程序設(shè)計(jì)0 x00e9:0 x000048ea0 x00ec:0 x000080ee0 x00ee:0 x228800ef0 x00ef:0 x2000a0000 x00a4:0 x000008a5/此此6行為行為MOV R0,11H; 1a08 00110 x00a7:0 x000060ae /微程序設(shè)計(jì)微程序設(shè)計(jì)0 x00a9:0 x000048aa0 x00ab:0 x438000af0 x00ae:0 x029000a90 x00af:0 x4

18、40400b00 x00b0:0 x431900b10 x00b1:0 x68000000end4.4 4.4 相關(guān)概念相關(guān)概念4.4.14.4.1微命令編碼微命令編碼: 直接表示法直接表示法-不譯碼法不譯碼法 一位表示一個(gè)微命令。一位表示一個(gè)微命令。 優(yōu)點(diǎn)：簡(jiǎn)單，直觀，輸出直接用于控制。優(yōu)點(diǎn)：簡(jiǎn)單，直觀，輸出直接用于控制。 缺點(diǎn)：微指令字較長(zhǎng)，缺點(diǎn)：微指令字較長(zhǎng)，CS容量大。容量大。 譯碼表示法譯碼表示法-字段譯碼法字段譯碼法幾個(gè)微命令組成一個(gè)小組，然后通過小組譯幾個(gè)微命令組成一個(gè)小組，然后通過小組譯碼器譯碼輸出。碼器譯碼輸出。 優(yōu)點(diǎn)：縮短字長(zhǎng)。缺點(diǎn)：速度稍減。優(yōu)點(diǎn)：縮短字長(zhǎng)。缺點(diǎn)：速度稍減。 混合表示法混合表示法編碼原則編碼