CMOS器件設(shè)計(jì)_第1頁
CMOS器件設(shè)計(jì)_第2頁
CMOS器件設(shè)計(jì)_第3頁
CMOS器件設(shè)計(jì)_第4頁
CMOS器件設(shè)計(jì)_第5頁
已閱讀5頁，還剩7頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、Get device SpecJudge whether device spec is reasonable Y/NYNModify device SpecDevice Key Sizes DecisionKey Process/Device ConditionOthersStartMeet Target Y/NStopYNAccept Y/NNYChannel length(L)/width(W);L: short channel effect and device reliability;W: narrow width effect LDD implant: for punch throu

2、gh and optimize HCI performance; Hallo/pocket implant for rolling-off and punch throughS/D: Xj(0.3um) and Na/Nd(1e20cm-3)Well: drive in well or retrograde well;Field implant: Field MOS VT adjust;APT : Against Punch through, but induce reverse short channel(TED) Gate oxide: for operation voltage and

3、reliabilityIsolation (junction breakdown & punch-through) or Field MOSDevice and process reliabilityOptimizationCMOS Device Design)R*I-)(VV(VCLWIdsddsthgsoxeffeffeffdsdchdsthgsoxefftotRRR)V(VCW)-(WL)-(LR1/2RdsDG1/2RdsSRchIdB影響：影響： 熱載流子被熱載流子被SiO2中電激活的陷阱俘獲，中電激活的陷阱俘獲，Qot改變，改變，Qit產(chǎn)生，增加庫倫散射，產(chǎn)生，增加庫倫散射，下降；使得下降；使得Vth升高，升高，gm降低，降低，S增大，增大，Idlin降低，降低，Idsat降低；降低； 高碰撞電離產(chǎn)生的高碰撞電離產(chǎn)生的Isub電流在流經(jīng)襯底電阻，其壓電流在流經(jīng)襯底電阻，其壓降降0.6v,源襯結(jié)正偏，載流子注入源襯結(jié)正偏，載流子注入snapback現(xiàn)象現(xiàn)象優(yōu)化方

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論