存儲(chǔ)器與可編程邏輯器件

1、學(xué)習(xí)要點(diǎn)學(xué)習(xí)要點(diǎn)只讀存儲(chǔ)器的工作原理只讀存儲(chǔ)器的工作原理用只讀存儲(chǔ)器和可編程邏輯器用只讀存儲(chǔ)器和可編程邏輯器件進(jìn)行邏輯設(shè)計(jì)的方法件進(jìn)行邏輯設(shè)計(jì)的方法可編程邏輯器件的工作原理可編程邏輯器件的工作原理9.1 ROM的分類的分類掩膜ROM：不能改寫。PROM：只能改寫一次。EPROM：可以改寫多次。存儲(chǔ)器的分類存儲(chǔ)器的分類RAM：在工作時(shí)既能從中讀出（取出）信息，又能隨時(shí)寫入（存入）信息，但斷電后所存信息消失。ROM：在工作時(shí)只能從中讀出信息，不能寫入信息，且斷電后其所存信息在仍能保持。9.1.1 ROM數(shù)據(jù)輸出位線（數(shù)據(jù)線）A0A1An-1W0W1WN-1DM-1 D1 D0地址輸入字線（選擇線）

2、地址譯碼器存儲(chǔ)矩陣讀出電路NM數(shù)據(jù)輸出存儲(chǔ)容量字線數(shù)位線數(shù)NM（位）存儲(chǔ)單元存儲(chǔ)單元地址地址9.1.2 ROM11讀出電路位線A0A1W0W1W2W3D3 D2 D1 D0地址輸入字線數(shù)據(jù)輸出+U地址譯碼器存儲(chǔ)矩陣二極管與門陣列二極管或門陣列11A1A0W0W1W2W3&D3 D2 D1 D011110101310010120101010132120101103AAAAWWDAAAAWWDAAAAAAWWWDAAAAWWD010AAW 011AAW 012AAW 013AAW 地址代碼字線譯碼結(jié)果存儲(chǔ)內(nèi)容A1 A0W0 W1 W2 W3D3 D2 D1 D00 00 11 01 11

3、0 0 00 1 0 00 0 1 00 0 0 11 0 1 01 1 0 10 1 1 00 1 0 1結(jié)合電路圖及上表可以看出，接有二極管的交叉點(diǎn)存1，末接二極管的交叉點(diǎn)存0。存儲(chǔ)單元是存1還是存0，完全取決于只讀存儲(chǔ)器的存儲(chǔ)需要，設(shè)計(jì)和制造時(shí)已完全確定，不能改變；而且信息存入后，即使斷開電源，所存信息也不會(huì)消失。所以，只讀存儲(chǔ)器又稱為固定存儲(chǔ)器。存儲(chǔ)內(nèi)容存儲(chǔ)內(nèi)容D3 D2 D1 D0W0= A1 A0W1= A1 A0W2= A1 A0W3= A1 A0地址譯碼器A1A0ROM的陣列圖的陣列圖W0W1W2W3D3 D2 D1 D0+UCC接有三極管的交叉點(diǎn)存1，末接三極管的交叉點(diǎn)存0。

4、W0W1W2W3D3 D2 D1 D0+UCC1111負(fù)載管接有場效應(yīng)管的交叉點(diǎn)存1，末接場效應(yīng)管的交叉點(diǎn)存0。字線位線熔斷絲9.1.3 ROM1、用、用ROM實(shí)現(xiàn)組合邏輯函數(shù)實(shí)現(xiàn)組合邏輯函數(shù)CBACBCAYCBBCABYBCACABYBAY4321A B C被 選 中 的 字 線Y1 Y2 Y3 Y40 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110CBAW11CABW12CBAW13BCAW14CBAW15CBAW16CABW17 ABCW0 0 1 10 0 0 01 0 0 11 1 1 01 0 1 01 1 0 10 1 1 10 1 1 0例例

5、用ROM實(shí)現(xiàn)下列一組邏輯函數(shù)。解解 （1）列真值表Y1 Y2 Y3 Y4W0= ABCW1= ABCW2= ABCW3= ABCW4= ABCW5= ABCW6= ABCW7= ABC地址譯碼器ABC（2）選擇合適的ROM，對(duì)照真值表畫出邏輯函數(shù)的陣列圖。2、用、用ROM作函數(shù)運(yùn)算表作函數(shù)運(yùn)算表用ROM構(gòu)成能實(shí)現(xiàn)函數(shù)yx2的運(yùn)算表電路。例例設(shè)x的取值范圍為015的正整數(shù)，則對(duì)應(yīng)的是4位二進(jìn)制正整數(shù)，用BB3B2B1B0表示。根據(jù)yx2可算出y的最大值是152225，可以用8位二進(jìn)制數(shù)YY7Y6Y5Y4Y3Y2Y1Y0表示。由此可列出YB2即yx2的真值表。輸 入輸 出注B3 B2 B1 B0Y

6、7 Y6 Y5 Y4 Y3 Y2 Y1 Y0十進(jìn)制數(shù)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 0 0 0 0 00 0 0 0 0 0 0 10 0 0 0 0 1 0 00 0 0 0 1 0 0 10 0 0 1 0 0 0 00 0 0 1 1 0 0 10 0 1 0 0 1 0 10 0 1 1 0 0 0 10 1 0 0 0 0 0 00 1 0 1 0 0 0 10 1 1 0 0 1

7、0 00 1 1 1 1 0 0 11 0 0 1 0 0 0 01 0 1 0 1 0 0 11 1 0 0 0 1 0 01 1 1 0 0 0 0 10149162536496481100121144169196225真真值值表表0000000100100011010001010110011110001001101010111100110111101111Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0地址譯碼器B3B2B1B0W0W1W2W3W4W5W6W7W8W9W10W11W12W13W14W15陣列圖陣列圖3、用、用ROM作字符發(fā)生器電路作字符發(fā)生器電路輸出緩沖器A2A1A0 D4

8、 D3 D2 D1 D0地址譯碼器用用ROM存儲(chǔ)字符存儲(chǔ)字符Z9.2 RAM是由許許多多的基本寄存器組合起來構(gòu)成的大規(guī)模集成電路。RAM中的每個(gè)寄存器稱為一個(gè)字，寄存器中的每一位稱為一個(gè)存儲(chǔ)單元。按照RAM中寄存器位數(shù)的不同，RAM有多字1位和多字多位兩種結(jié)構(gòu)形式。在多字1位結(jié)構(gòu)中，每個(gè)寄存器都只有1位，例如一個(gè)容量為10241位的RAM，就是一個(gè)有1024個(gè)1位寄存器的RAM。多字多位結(jié)構(gòu)中，每個(gè)寄存器都有多位，例如一個(gè)容量為2564位的RAM，就是一個(gè)有256個(gè)4位寄存器的RAM。9.2.1 RAM的結(jié)構(gòu)的結(jié)構(gòu)存儲(chǔ)矩陣地址譯碼器讀/寫控制電路地址碼輸入片選讀/寫控制輸入/輸出由大量寄存器構(gòu)

9、成的矩陣用以決定訪問哪個(gè)字單元用以決定芯片是否工作用以決定對(duì)被選中的單元是讀還是寫讀出及寫入數(shù)據(jù)的通道X0X1X2X318 根列選擇線 Y0 Y1 Y732根行選擇線容量為2564 RAM的存儲(chǔ)矩陣存儲(chǔ)單元1024個(gè)存儲(chǔ)單元排成32行32列的矩陣每根行選擇線選擇一行每根列選擇線選擇一個(gè)字列Y11，X21，位于X2和Y1交叉處的字單元可以進(jìn)行讀出或?qū)懭氩僮?，而其余任何字單元都不?huì)被選中。地址的選擇通過地址譯碼器來實(shí)現(xiàn)。地址譯碼器由行譯碼器和列譯碼器組成。行、列譯碼器的輸出即為行、列選擇線，由它們共同確定欲選擇的地址單元。A0A1A2A3A4X0X1X2X31A5 A6 A7Y0 Y1 Y7行譯碼

10、器列 譯 碼 器2564 RAM存儲(chǔ)矩陣中，256個(gè)字需要8位地址碼A7A0。其中高3位A7A5用于列譯碼輸入，低5位A4A0用于行譯碼輸入。A7A0=00100010時(shí)，Y1=1、X2=1，選中X2和Y1交叉的字單元。000100 0 124 23 22 21 20 19 18 17 16 15 14 1361161 2 3 4 5 6 7 8 9 10 11 12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND VDD A8 A9 WE OE A10 CS D7 D6 D5 D4 D3集成集成2kB8位位RAM6116寫入控制端片選端輸出使能端A0A10：地址碼輸

11、入端，D0D7：數(shù)碼輸出端。9.2.2 RAMI/O10241RAM(0)A0 A1 A9 R/W CSI/O0I/O1I/O10241RAM(7)A0 A1 A9 R/W CSI/O7A0A1A9R/WCSI/O10241RAM(1)A0 A1 A9 R/W CS將地址線、讀寫線和片選線對(duì)應(yīng)地并聯(lián)在一起輸入輸出（I/O）分開使用作為字的各個(gè)位線A0A1A9R/WA10A11A12I/O0I/O1I/O3I/O2I/O0 I/O1 I/O2 I/O31k4RAM(7)A0 A1 A9 R/W CSI/O0 I/O1 I/O2 I/O31k4RAM(1)A0 A1 A9 R/W CSI/O0 I

12、/O1 I/O2 I/O31k4RAM(0)A0 A1 A9 R/W CSY0Y1Y2Y3Y4Y5Y6 Y73 線-8 線譯碼器A0 A1 A2輸入輸出（I/O）線并聯(lián)要增加的地址線A10A12與譯碼器的輸入相連，譯碼器的輸出分別接至8片RAM的片選控制端9.3 9.3.1 PLD輸入電路與門陣列或門陣列輸入輸出輸入項(xiàng)與項(xiàng)或項(xiàng)輸出電路1&1A B C DA B C DY=ACDY=A+B+CAAA (a) 緩沖器畫法 (b) 與門畫法 (c) 或門畫法PLD的基本結(jié)構(gòu)的基本結(jié)構(gòu)門電路的簡化畫法門電路的簡化畫法9.3.2 PLD分類分類分類與陣列或陣列輸出電路PROM固定可編程固定PLA

13、可編程可編程固定PAL可編程固定固定GAL可編程固定可組態(tài)1、用、用PROM實(shí)現(xiàn)組合邏輯函數(shù)實(shí)現(xiàn)組合邏輯函數(shù)9.3.3 PLD應(yīng)用應(yīng)用例例用PROM實(shí)現(xiàn)下列一組函數(shù)ABCCABBCACBAYADACDCADABYACCBBAYABCDDABCABBAY4321真真值值表表A B C DY1 Y2 Y3 Y40 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 00 0 0 00 0 0 10 0 0 10 1 0 00 1 0 00 1 0 10 1 0 11 0 0 01 0 1 01 1 1 01 1 1 11 1 1 11 1 1 11 1 1 11 1 1 1陣陣列列圖圖Y1 Y2 Y3 Y40000 W00001 W10010 W20011 W30100 W40101 W50110 W60111 W71000 W81001 W91010 W101011 W111100 W121101 W131110 W141111 W