計算機組織及結(jié)構(gòu)(雷建軍)7

1、計算機組織與結(jié)構(gòu)第七章第七章 CPUCPU的結(jié)構(gòu)與功能的結(jié)構(gòu)與功能重慶郵電大學(xué)7.1 CPU的功能1. 1. 控制器的功能（控制器的功能（CUCU）取指令取指令分析指令分析指令執(zhí)行指令時，發(fā)出各種操作命令執(zhí)行指令時，發(fā)出各種操作命令控制程序輸入及結(jié)果的輸出控制程序輸入及結(jié)果的輸出總線管理總線管理處理異常情況和特殊請求處理異常情況和特殊請求2. 2. 運算器的功能（運算器的功能（ALUALU）實現(xiàn)算術(shù)運算和邏輯運算實現(xiàn)算術(shù)運算和邏輯運算 CPU的運行過程就像在執(zhí)行一個無限循環(huán)，重復(fù)著取指令、分析指令和執(zhí)行指令。1）取指令控制器能自動地從存儲器中取出指令。自動形成指令的地址；能發(fā)出取指令的命令；將

2、指令取到控制器中。2）分析指令首先，分析指令要建立的數(shù)據(jù)通路，控制器需發(fā)出什么操作控制信號；其次，分析參與這次操作的操作數(shù)地址，即操作數(shù)的有效地址的形成方式，從而給數(shù)據(jù)通路提供數(shù)據(jù)源。3）執(zhí)行指令根據(jù)分析指令產(chǎn)生的“操作命令”和“操作數(shù)地址”的要求，建立和操作數(shù)據(jù)通路。通過對運算器、存儲器及I/O設(shè)備的操作，執(zhí)行指令。 CPU的基本功能：指令控制：控制程序的運行，保證指令序列的正確執(zhí)行。操作控制：控制每條指令的操作步驟。每條指令在執(zhí)行期間，分別需要多個操作步驟來完成，CPU產(chǎn)生完成這些操作所需的控制信號。時序控制：對每條指令的操作控制信號實施時序控制。 CPU產(chǎn)生完成一條指令運行的各種操作控制

3、信號（時序）。中斷處理和異常處理：對存儲器和外設(shè)提出的中斷請求和非正常情況下產(chǎn)生異常進行響應(yīng)。處理數(shù)據(jù)：完成指令要求的各個功能操作，如邏輯運算等。存儲管理、總線管理和電源管理等。7.2 CPU的結(jié)構(gòu)7.2.1 CPU7.2.1 CPU的結(jié)構(gòu)框圖的結(jié)構(gòu)框圖寄存器組： 緩存數(shù)據(jù)或指令的空間 7.2.2 7.2.2 算術(shù)邏輯單元和控制器算術(shù)邏輯單元和控制器1 1、算術(shù)邏輯單元（、算術(shù)邏輯單元（ALUALU）完成數(shù)據(jù)的算術(shù)和邏輯運算的部件。是計算機的核心和本質(zhì)，其它所有部件都是為ALU服務(wù)。2 2、控制單元（、控制單元（CUCU）總指揮中心，主要功能就是對CPU 要做的工作進行排序，協(xié)調(diào)和指揮整個計算

4、機的工作。 7.2.3 CPU7.2.3 CPU的寄存器的寄存器用戶可見寄存器：對程序員不透明；允許程序員使用；可通過優(yōu)化寄存器操作減少對主存的訪問。系統(tǒng)級寄存器：大部分對程序員透明；用來控制CPU 的操作；只能被特權(quán)級的系統(tǒng)程序訪問，用來控制程序的執(zhí)行。 1 1、用戶可見的寄存器、用戶可見的寄存器(1) (1) 通用寄存器通用寄存器存放操作數(shù)，由程序設(shè)計者指定各種功能；可作 某種尋址方式所需的寄存器。(2) (2) 數(shù)據(jù)寄存器數(shù)據(jù)寄存器存放操作數(shù)（滿足各種數(shù)據(jù)類型）；兩個寄存器拼接存放雙倍字長數(shù)據(jù)。(3) (3) 地址寄存器地址寄存器存放地址，其位數(shù)應(yīng)滿足最大的地址范圍；用于特殊的尋址方式，

5、如：段基值 ，棧指針(4) (4) 條件碼寄存器條件碼寄存器存放條件碼存放條件碼，可作程序分支的依據(jù)；，可作程序分支的依據(jù)；根據(jù)運算結(jié)果由硬件設(shè)置的位，如根據(jù)運算結(jié)果由硬件設(shè)置的位，如 正、負、零、溢出、正、負、零、溢出、進位等進位等 2 2、系統(tǒng)級寄存器存儲器地址寄存器（MAR）：用于存放將被訪問的存儲單元的地址；存儲器數(shù)據(jù)寄存器（MBR）：用于存放欲存入存儲器中的數(shù)據(jù)或最近從存儲器中讀出的數(shù)據(jù)； 程序計數(shù)器（PC），也叫指令指針寄存器，存放下一條待執(zhí)行指令的地址，通常具有自動計數(shù)功能。當(dāng)遇到轉(zhuǎn)移類指令時，PC的值可被修改。指令寄存器（IR），存放當(dāng)前正在執(zhí)行的指令。如：取指PCMARMMB

6、RIR 取指操作流程MBRCUMARPCIR存儲器存儲器CPU地址總線地址總線數(shù)據(jù)總線數(shù)據(jù)總線控制總線控制總線IR+1 7.3 指令周期及其數(shù)據(jù)通路計算機完成的基本功能的方法是執(zhí)行程序。程序:存于存儲器中的一串指令。指令周期：取出并執(zhí)行一條指令所需的全部時間。完成一條指令完成一條指令執(zhí)行執(zhí)行取指、分析取指、分析取指階段取指階段取指周期取指周期執(zhí)行階段執(zhí)行階段執(zhí)行周期執(zhí)行周期（取指、分析）（取指、分析）（執(zhí)行指令）（執(zhí)行指令）指令周期指令周期取指周期取指周期執(zhí)行周期執(zhí)行周期 每條指令的指令周期不同每條指令的指令周期不同取指周期取指周期指令周期指令周期取指周期取指周期 執(zhí)行周期執(zhí)行周期指令周期指令

7、周期NOPADD AL,09H MUL AL, 09H取指周期取指周期執(zhí)行周期執(zhí)行周期指令周期指令周期n具有間接尋址的指令周期具有間接尋址的指令周期取指周期取指周期間址周期間址周期指令周期指令周期執(zhí)行周期執(zhí)行周期ADD AL, BX 7.3.1 CPU7.3.1 CPU的執(zhí)行過程的執(zhí)行過程假設(shè)某計算機的指令長度為12 位，其中操作碼占4 位，地址碼占8 位。并且假定該計算機的ALU 有一個臨時存儲單元AC。使用機器指令編制的程序清單 取指 執(zhí)行 機器啟動后，控制器立即將PC的內(nèi)容送到主存的MAR（記做PCMAR），并命令存儲器做讀操作，此時主存0號單元的內(nèi)容“0001 00000100”被送入

8、MBR，然后由MBR送入控制器的IR（記做MBRIR），完成一條指令的取指過程；經(jīng)CU分析操作碼“0001”為取數(shù)指令，于是CU又將IR中的地址碼“00000100”送至主存的MAR，并命令做存儲器讀操作，將第4號單元的內(nèi)容3送至MBR，再由MBR送至運算器的AC（記做MBRAC），完成該指令的執(zhí)行過程。同時PC完成自動加1操作，形成下一條指令的地址“1”號，完成一條指令的取指、分析和執(zhí)行的完整過程； 內(nèi)存取數(shù)（間址）MBRCUMARCPU地址總線地址總線數(shù)據(jù)總線數(shù)據(jù)總線控制總線控制總線PCIR存儲器存儲器MBR 7.3.2 7.3.2 指令周期的基本概念指令周期的基本概念指令周期：取出并執(zhí)行

9、一條指令所需的全部時間。取指階段取指階段取指周期取指周期執(zhí)行階段執(zhí)行階段執(zhí)行周期執(zhí)行周期（取指、分析）（取指、分析）（執(zhí)行指令）（執(zhí)行指令）指令周期指令周期 基本指令周期的狀態(tài)圖取指包含指令地址計算，取指令和指令譯碼；執(zhí)行過程包括取操作數(shù)，數(shù)據(jù)處理和存操作數(shù)等。 一個完整的指令周期可能包括：取指子周期：每個指令周期開始時，CPU都從存儲器中讀取一條指令。間址子周期：當(dāng)取指時得到的指令字中只給出了操作數(shù)有效地址，為了取得操作數(shù)，需再訪問一次存儲器，取出操作數(shù)。執(zhí)行子周期：通過對指令操作碼的譯碼，生成相應(yīng)的微操作信號，并由對應(yīng)部件實施這些信號；中斷子周期：若允許的中斷已出現(xiàn)，則保存當(dāng)前進程的狀態(tài)并

10、轉(zhuǎn)向中斷服務(wù)程序。取指周期取指周期間址周期間址周期指令周期指令周期執(zhí)行周期執(zhí)行周期中斷周期中斷周期 指令周期的通用形式取指令執(zhí)行取指令；取指令間址執(zhí)行取指令；取指令執(zhí)行中斷 取指令；取指令間址執(zhí)行中斷 取指令； 指令周期流程指令周期流程取指周期取指周期執(zhí)行周期執(zhí)行周期有間址嗎？有間址嗎？有中斷嗎？有中斷嗎？間址周期間址周期中斷周期中斷周期是是是是否否否否 一個完整的指令周期狀態(tài)圖 7.3.3 7.3.3 數(shù)據(jù)通路及其基本要素數(shù)據(jù)通路及其基本要素計算機運行的主要任務(wù)就是建立數(shù)據(jù)通路，控制數(shù)據(jù)在計算機的各個部件之間有序的流動。(a) ALU 的示意圖(b)程序計數(shù)器，可以賦值，如跳轉(zhuǎn)(c)存儲器，

11、存儲程序或數(shù)據(jù)(c)寄存器組7.3.4 指令子周期的數(shù)據(jù)通路取指子周期取指子周期MBRCUMARPCIR存儲器存儲器CPU地址總線地址總線數(shù)據(jù)總線數(shù)據(jù)總線控制總線控制總線IR+1 間址子周期MBRCUMARCPU地址總線地址總線數(shù)據(jù)總線數(shù)據(jù)總線控制總線控制總線PCIR存儲器存儲器MBR 中斷子周期MBRCUMARCPU地址總線地址總線數(shù)據(jù)總線數(shù)據(jù)總線控制總線控制總線PC存儲器存儲器寫數(shù)據(jù)寫數(shù)據(jù) 執(zhí)行子周期 雙寄存器指令 ADD R1，R2 執(zhí)行子周期 存儲器尋址ADD R1,# 完整的數(shù)據(jù)通路7.4 Pentium處理器1993年586（ Pentium ）微處理器數(shù)據(jù)總線64 位，地址總線3

12、6 位;它采用了超標(biāo)量體系結(jié)構(gòu)，分支預(yù)測技術(shù);獨立的指令、數(shù)據(jù)高速緩沖存儲器;高性能浮點運算部件;128 位、256 位內(nèi)部數(shù)據(jù)總線以及64 位可成組傳送的外部總線的等技術(shù);由總線部件、指令Cache、數(shù)據(jù)Cache、預(yù)取緩沖存儲器、指令譯碼部件、整數(shù)運算部件、浮點運算部件、MMX 單元和存儲管理部件等功能部件組成。 1 1、PentiumPentium處理器的結(jié)構(gòu)框圖處理器的結(jié)構(gòu)框圖 2 2、PentiumPentium處理器的寄存器組處理器的寄存器組1 1）用戶可見寄存器）用戶可見寄存器通用寄存器、指令指針寄存器、標(biāo)志寄存器和通用寄存器、指令指針寄存器、標(biāo)志寄存器和段寄存器，段寄存器，用于

13、浮點運算的浮點數(shù)寄存器、浮點標(biāo)記寄存用于浮點運算的浮點數(shù)寄存器、浮點標(biāo)記寄存器、浮點指令指針、數(shù)據(jù)指針和控制字寄存器。器、浮點指令指針、數(shù)據(jù)指針和控制字寄存器。 （1）通用寄存器、有8 個32 位通用寄存器 （2）指令指針寄存器（3）標(biāo)志寄存器32位標(biāo)志寄存器分為兩大類：狀態(tài)標(biāo)志位：如CF、PF 和OF 等，表示指令執(zhí)行結(jié)果的特征狀態(tài)；控制標(biāo)志位：如IF、DF 等，用來控制CPU 的操作。 （4）段寄存器有6 個16 位段寄存器：CS、DS、SS、ES、FS 和GS。CS 寄存器指向當(dāng)前正在執(zhí)行的指令所在的段，由操作系統(tǒng)設(shè)置，對用戶是透明的。SS 寄存器指向用戶可見的堆棧段。DS、ES、FS

14、和GS 允許用戶一次可訪問多達4 個不同的數(shù)據(jù)段。 2 2）系統(tǒng)級寄存器）系統(tǒng)級寄存器系統(tǒng)級寄存器包含系統(tǒng)級寄存器包含4 4個個控制寄存器控制寄存器和和4 4個個系統(tǒng)地系統(tǒng)地址寄存器址寄存器。作用：控制微處理器的片內(nèi)作用：控制微處理器的片內(nèi)CacheCache、運算部分、運算部分的浮點附件以及存儲管理部分。只在的浮點附件以及存儲管理部分。只在系統(tǒng)程序系統(tǒng)程序中才能使用。中才能使用。3 3）調(diào)試寄存器和測試寄存器）調(diào)試寄存器和測試寄存器有8 個調(diào)試寄存器DR0-DR7有5 個32位的測試寄存器TR3-TR7 4 4）用于浮點單元的寄存器組）用于浮點單元的寄存器組數(shù)值寄存器：共有8 個數(shù)值寄存器（

15、R0-R7），每個寄存器80 位，能保存擴展精度格式的浮點數(shù)。操作與堆棧一樣?？刂萍拇嫫鳎?16 位）：用于控制浮點單元操作，包括舍入類型控制，單、雙或擴展精度控制；狀態(tài)寄存器（ 16 位）：反映浮點單元當(dāng)前的狀態(tài)，包括一個指向堆棧棧頂?shù)? 位指針和報告最后運算結(jié)果的條件代碼；標(biāo)記字寄存器（ 16 位）：為每個浮點數(shù)值寄存器分配2 個標(biāo)記位（有效、零、特殊數(shù)和空）指令指針寄存器和數(shù)據(jù)指針寄存器（48位）：分別用于被異常中斷時的指令和操作數(shù)的指針。 5 5）MMXMMX寄存器寄存器主要針對64 位數(shù)據(jù)類型進行操作；使用3 位寄存器地址字段，可以尋址8 個MMX 寄存器(沒有專門的MMX寄存器，直

16、接映射到8個浮點寄存器中)。使用浮點寄存器來執(zhí)行MMX 指令的一些關(guān)鍵特性：浮點寄存器在浮點運算中是作為堆棧來對待。但在MMX操作中，這些寄存器是直接尋址的。在任何浮點運算之后開始執(zhí)行MMX指令時，浮點寄存器的相應(yīng)標(biāo)記字字段的值應(yīng)設(shè)為有效。訪問方式由堆棧操作方式變換到直接寄存器尋址方式。在一個MMX代碼塊結(jié)束時要插入EMMS指令。 EMMS指令設(shè)置浮點寄存器標(biāo)記字字段，令其指示所有寄存器都是空的，能使后面的浮點運算正常運行。當(dāng)一個值寫入MMX寄存器時，浮點寄存器的79位64位被置為全1。如果以浮點數(shù)來看待這些寄存器時，它們的值是無窮大或NaN，不會被看成有效的浮點數(shù)。 3 3、PentiumP

17、entium處理器的中斷處理處理器的中斷處理1) 1) 中斷和異常中斷和異常中斷：是一個信息，它告訴計算機在執(zhí)行正常程序的處理器已發(fā)生了某種需要特別注意的事件，需要暫時中斷正在執(zhí)行的正常程序，轉(zhuǎn)去執(zhí)行對這一事件的處理操作。當(dāng)處理完畢后，CPU 再回到被暫時中斷的程序，接著往下繼續(xù)執(zhí)行。異常：當(dāng)一條特定指令執(zhí)行過程中或執(zhí)行結(jié)束時，產(chǎn)生不正常的或非法的狀態(tài)。一般來講，異常是和特定指令的執(zhí)行相聯(lián)系的。異常通常由執(zhí)行指令（軟件）產(chǎn)生，而中斷則多由硬件發(fā)起，可能在指令執(zhí)行周期內(nèi)的任何時刻發(fā)生。它們都要求處理器保存當(dāng)前程序的現(xiàn)場，然后才能轉(zhuǎn)去處理中斷和異常。 2 2）PentiumPentium的中斷向量表的中斷向量表采用了256 個32 位的中斷向量表，存儲中斷服務(wù)程序的段地址和偏移地址。優(yōu)先級按照一個預(yù)先制定的策略進行，向量號在表中的位置不代表其優(yōu)先權(quán)。類1：前一指令的陷入，如單步執(zhí)行（向量號1）。類2：外部中斷（向量號2，32255）。類3：取下一指令時產(chǎn)生的故障（向量號3，14）。類4：譯碼下指令時產(chǎn)生的故障（向量號6，7）。類5：執(zhí)行指令時產(chǎn)生的故障（向量號0，4