第四章 組合邏輯電路1.

1、數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)第四章 組合邏輯電路第四章第四章 組合邏輯電路組合邏輯電路 本章重點(diǎn)介紹組合邏輯電路的功能和結(jié)構(gòu)電路的特本章重點(diǎn)介紹組合邏輯電路的功能和結(jié)構(gòu)電路的特點(diǎn)，點(diǎn)，組合邏輯電路的組合邏輯電路的分析方法與設(shè)計(jì)分析方法與設(shè)計(jì)方法方法。在此基礎(chǔ)上，。在此基礎(chǔ)上，介紹常用的集成組合邏輯電路。最后介紹組合邏輯電路介紹常用的集成組合邏輯電路。最后介紹組合邏輯電路上存在的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象，產(chǎn)生的原因及消除的方法。上存在的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象，產(chǎn)生的原因及消除的方法。 在這一章中，應(yīng)能在給定電路的情況下，分析其邏在這一章中，應(yīng)能在給定電路的情況下，分析其邏輯功能；也可在給定邏輯要求的情況下，用邏輯

2、電路輯功能；也可在給定邏輯要求的情況下，用邏輯電路實(shí)現(xiàn)。另外對(duì)于集成組合邏輯電路，如實(shí)現(xiàn)。另外對(duì)于集成組合邏輯電路，如譯碼器、譯碼器、編碼編碼器、數(shù)據(jù)選擇器等，應(yīng)器、數(shù)據(jù)選擇器等，應(yīng)了解其電路的邏輯功能、輸出了解其電路的邏輯功能、輸出輸入的邏輯關(guān)系輸入的邏輯關(guān)系、利用它們實(shí)現(xiàn)邏輯功能。、利用它們實(shí)現(xiàn)邏輯功能。4.1 組合邏輯電路的特點(diǎn)和分析方法組合邏輯電路的特點(diǎn)和分析方法4.2 常用的組合邏輯電路常用的組合邏輯電路4.3 組合邏輯電路的設(shè)計(jì)方法組合邏輯電路的設(shè)計(jì)方法4.4 組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象4.1 組合邏輯電路的特點(diǎn)和分析方法組合邏輯電路的特點(diǎn)和分析方法1

3、.組合邏輯電路和時(shí)序邏輯電路組合邏輯電路和時(shí)序邏輯電路w組合邏輯電路：組合邏輯電路：任意時(shí)刻輸出的邏輯狀態(tài)僅僅取決于當(dāng)時(shí)輸任意時(shí)刻輸出的邏輯狀態(tài)僅僅取決于當(dāng)時(shí)輸入的邏輯狀態(tài)，而與電路的過去的工作狀態(tài)無關(guān)入的邏輯狀態(tài)，而與電路的過去的工作狀態(tài)無關(guān)。這是組合。這是組合邏輯電路在邏輯功能上的共同特點(diǎn)，也是與時(shí)序邏輯電路的邏輯電路在邏輯功能上的共同特點(diǎn)，也是與時(shí)序邏輯電路的根本區(qū)別。根本區(qū)別。w時(shí)序邏輯電路：時(shí)序邏輯電路在時(shí)序邏輯電路：時(shí)序邏輯電路在任意時(shí)刻的輸出信號(hào)不但與任意時(shí)刻的輸出信號(hào)不但與當(dāng)時(shí)的輸入信號(hào)有關(guān)還與電路的原來狀態(tài)有關(guān)當(dāng)時(shí)的輸入信號(hào)有關(guān)還與電路的原來狀態(tài)有關(guān)，這也就是說，這也就是說還

4、與過去的輸入狀況有關(guān)。時(shí)序邏輯電路包含組合邏輯電路還與過去的輸入狀況有關(guān)。時(shí)序邏輯電路包含組合邏輯電路和存儲(chǔ)電路兩個(gè)部分。和存儲(chǔ)電路兩個(gè)部分。4.1.1組合邏輯電路的特點(diǎn)和邏輯功能的描述組合邏輯電路的特點(diǎn)和邏輯功能的描述 邏輯功能的描述可以用邏輯函數(shù)、邏輯圖及真值邏輯功能的描述可以用邏輯函數(shù)、邏輯圖及真值表來實(shí)現(xiàn)。由于邏輯圖不夠直觀，一般需要將其轉(zhuǎn)換表來實(shí)現(xiàn)。由于邏輯圖不夠直觀，一般需要將其轉(zhuǎn)換成邏輯函數(shù)或真值表的形式。成邏輯函數(shù)或真值表的形式。 對(duì)于任何一個(gè)多輸入、多輸出的組合邏輯電路來講，對(duì)于任何一個(gè)多輸入、多輸出的組合邏輯電路來講，都可以用下面所示框圖來表示。都可以用下面所示框圖來表示。

5、其中：其中：a1、 a2 an表示輸入變量，表示輸入變量，y1、y2 ym 表示輸出變量。表示輸出變量。2. 邏輯功能的描述邏輯功能的描述4.1.1組合邏輯電路的特點(diǎn)和邏輯功能的描述組合邏輯電路的特點(diǎn)和邏輯功能的描述w組合邏輯電路的特點(diǎn)組合邏輯電路的特點(diǎn): :w在功能上在功能上任意時(shí)刻的輸出僅僅取決于該時(shí)的輸入，任意時(shí)刻的輸出僅僅取決于該時(shí)的輸入，與電路原來的狀態(tài)無關(guān)與電路原來的狀態(tài)無關(guān)。在電路結(jié)構(gòu)上不含存儲(chǔ)單。在電路結(jié)構(gòu)上不含存儲(chǔ)單元。下面是邏輯圖、邏輯函數(shù)和真值表。元。下面是邏輯圖、邏輯函數(shù)和真值表。ABCP A B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1

6、0 1 1 1 0 1 1 1 0 1 1 1 1 1 1 0 )(CBAABCF 組合邏輯電路分析就是給定某邏輯電路，分析其組合邏輯電路分析就是給定某邏輯電路，分析其邏輯功能。邏輯功能。分析的步驟為分析的步驟為a.由所給電路寫出輸出端的邏輯式由所給電路寫出輸出端的邏輯式;b.將所得的邏輯式進(jìn)行化簡(jiǎn)將所得的邏輯式進(jìn)行化簡(jiǎn);c.由化簡(jiǎn)后的邏輯式寫出輸出輸入的真值表由化簡(jiǎn)后的邏輯式寫出輸出輸入的真值表;d.由由真值表分析電路的邏輯功能真值表分析電路的邏輯功能，即是做什么，即是做什么用的。用的。4.1.2 組合邏輯電路的分析方法組合邏輯電路的分析方法 ABCIBACOCIBAS)()(BA CIBA

7、列寫輸出變量函數(shù)表達(dá)式列寫輸出變量函數(shù)表達(dá)式ABCIBA )( 列出邏輯真值表列出邏輯真值表A00001111B00110011CI01010101S01101001CO00010111由真值表可知，該電路為帶有低位進(jìn)位的加法器。由真值表可知，該電路為帶有低位進(jìn)位的加法器。其中其中S S為和，為和，COCO為向高位的進(jìn)位。為向高位的進(jìn)位。ABCISCO分析圖示電路的邏輯功能分析圖示電路的邏輯功能4.1.2 組合邏輯電路的分析方法組合邏輯電路的分析方法解：由圖可得解：由圖可得分析下圖所示邏輯電路的邏輯功能分析下圖所示邏輯電路的邏輯功能)()(DCBAYA B C D0 0 0 0 0 0 00

8、0 0 1 0 1 10 0 1 0 0 1 10 0 1 1 0 0 00 1 0 0 1 0 10 1 0 1 1 1 00 1 1 0 1 1 00 1 1 1 1 0 11 0 0 0 1 0 11 0 0 1 1 1 01 0 1 0 1 1 01 0 1 1 1 0 11 1 0 0 0 0 01 1 0 1 0 1 11 1 1 0 0 1 11 1 1 1 0 0 0BADC )()(DCBA從真值表中可以看出：從真值表中可以看出：當(dāng)當(dāng)A A、B B、C C、D D中有奇數(shù)中有奇數(shù)個(gè)為個(gè)為1 1時(shí)，時(shí)，Y=1Y=1；當(dāng)當(dāng)A A、B B、C C、D D中有偶數(shù)中有偶數(shù)個(gè)為個(gè)為1

9、1或者沒有或者沒有1 1時(shí)，時(shí)，Y=0Y=0。所以，這是一個(gè)奇偶檢測(cè)所以，這是一個(gè)奇偶檢測(cè)電路。電路。邏輯電路真值表邏輯電路真值表例：設(shè)兩個(gè)一位二進(jìn)制數(shù)例：設(shè)兩個(gè)一位二進(jìn)制數(shù)A A和和B B，試設(shè)計(jì)判別器，若，試設(shè)計(jì)判別器，若AB,AB,則輸出則輸出Y Y為為1 1，否則輸出，否則輸出Y Y為為0.0.解：解：1.1.由題意列出真值表為由題意列出真值表為2. 2. 由真值表寫出輸出端的邏輯式由真值表寫出輸出端的邏輯式BAY3. 3. 畫出邏輯電路圖，如圖所示畫出邏輯電路圖，如圖所示組合邏輯電路的設(shè)計(jì)方法組合邏輯電路的設(shè)計(jì)方法4.2 常用的組合邏輯電路常用的組合邏輯電路4.2.1 譯碼器譯碼器w

10、譯碼器（譯碼器（decoder）的邏輯功能是將輸）的邏輯功能是將輸入的二進(jìn)制代碼入的二進(jìn)制代碼“翻譯翻譯”成對(duì)應(yīng)的輸出成對(duì)應(yīng)的輸出高、低電平信號(hào)高、低電平信號(hào)。w常用的集成電路譯碼器有：二進(jìn)制譯碼常用的集成電路譯碼器有：二進(jìn)制譯碼器，二十進(jìn)制譯碼器和七段顯示譯碼器，二十進(jìn)制譯碼器和七段顯示譯碼器等幾類。器等幾類。 二進(jìn)制譯碼器二進(jìn)制譯碼器( (唯一地址譯碼器唯一地址譯碼器) )常用的譯碼器常用的譯碼器 二二- -十進(jìn)制譯碼器十進(jìn)制譯碼器 七段顯示譯碼器七段顯示譯碼器代碼變換器代碼變換器1 二進(jìn)制譯碼器二進(jìn)制譯碼器 二進(jìn)制譯碼器是將每個(gè)輸入的二進(jìn)制譯碼器是將每個(gè)輸入的N位二進(jìn)制代碼譯成位二進(jìn)制代

11、碼譯成2N個(gè)輸個(gè)輸出端的高、低電平信號(hào)。出端的高、低電平信號(hào)。（也可以輸出看作是另外一種代碼）。（也可以輸出看作是另外一種代碼）。下圖是一個(gè)兩位二進(jìn)制譯碼器（又稱下圖是一個(gè)兩位二進(jìn)制譯碼器（又稱2線線4線譯碼器）的框圖線譯碼器）的框圖和邏輯圖。它將輸入的兩位二進(jìn)制數(shù)的代碼分別譯成四個(gè)輸出和邏輯圖。它將輸入的兩位二進(jìn)制數(shù)的代碼分別譯成四個(gè)輸出端的高、低電平信號(hào)。端的高、低電平信號(hào)。013012011010AAYAAYAAYAAY 上式表明當(dāng)上式表明當(dāng)A1=A0=0時(shí)時(shí)Y0=1,當(dāng)當(dāng)A1=0、A0=1時(shí)時(shí)Y1=1，當(dāng)，當(dāng)A1=1、A0=0時(shí)時(shí)Y2=1，當(dāng)，當(dāng)A1=1、A0=1時(shí)時(shí)Y3=1。亦即。亦

12、即A1、A0為為2N個(gè)取值個(gè)取值的任何一種時(shí)，都有一個(gè)對(duì)應(yīng)的輸出端為高電平。的任何一種時(shí)，都有一個(gè)對(duì)應(yīng)的輸出端為高電平。雙雙2線線 4線譯碼器線譯碼器74HC139低電平輸出低電平輸出選通控制端選通控制端 在實(shí)際使用的譯碼器電路上通常都附加有選通控制在實(shí)際使用的譯碼器電路上通常都附加有選通控制端。下圖是雙端。下圖是雙2線線 4線譯碼器線譯碼器74HC139中每個(gè)譯碼器中每個(gè)譯碼器的邏輯電路圖和邏輯框圖。這個(gè)電路是以低電平作為的邏輯電路圖和邏輯框圖。這個(gè)電路是以低電平作為有效輸出信號(hào)的，當(dāng)選通控制端有效輸出信號(hào)的，當(dāng)選通控制端G處于高電平時(shí)，無處于高電平時(shí)，無論論A1A0狀態(tài)如何，所有的輸出都為

13、高電平，無輸出信狀態(tài)如何，所有的輸出都為高電平，無輸出信號(hào)；只有當(dāng)號(hào)；只有當(dāng)G=0時(shí)，才能將時(shí)，才能將A1A0的狀態(tài)譯成某個(gè)輸出的狀態(tài)譯成某個(gè)輸出端的低電平信號(hào)。端的低電平信號(hào)。74HC139的真值表的真值表A1A01XX11110000111001101101011010111110G0Y1Y2Y3Y)()()()(013012011010AGAYAGAYAAGYAAGYS1S10A11A10Y11Y12Y13Y10A11A10Y11Y12Y13Y1S20A21A20Y21Y22Y23Y2ccUGND3Y22Y21Y20Y21A20A2S2二進(jìn)制二進(jìn)制3 3線線8 8線譯碼器線譯碼器輸輸 入

14、入輸輸 出出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y0000000000010010000001001000000100011000010001000001000010100100000110010000001111000000070127201221012100120mAAAYmAAAYmAAAYmAAAY.3線線8線譯碼器線譯碼器74HC138)(iiSmY123SSSS 輸出輸出端低端低電平電平有效有效輸入端輸入端附加附加控制端控制端74HC138是由是由CMOS門構(gòu)成的門構(gòu)成的3線線8線譯碼器，邏輯圖如下線譯碼器，邏輯圖如下輸出端的邏輸出端的邏輯式可寫成輯式可寫成)(iiSmY3 3

15、線線8 8線譯碼器線譯碼器74HC13874HC138邏輯功能表邏輯功能表當(dāng)當(dāng)S10，S 2 S 31時(shí)，譯碼器處于禁止?fàn)顟B(tài)輸出端為高電平。時(shí)，譯碼器處于禁止?fàn)顟B(tài)輸出端為高電平。當(dāng)當(dāng)S11，S 2 S 30時(shí)，譯碼器處于工作狀態(tài)。輸出端邏輯如下：時(shí)，譯碼器處于工作狀態(tài)。輸出端邏輯如下：11111110111111110111011111101011011111011101011110111001011101111110011011111010010111111100011111111000011111111XXX1X1111111XXXX0A0A1A2S1輸輸 出出輸輸 入入32SS01234

16、567YYYYYYYY7012760126501254012430123201221012000120)(;)(;)(;)()(;)(;)(;)(mAAAYmAAAYmAAAYmAAAYmAAAYmAAAYmAAAYmAAAY將將 BCD BCD 碼的十組代碼譯成碼的十組代碼譯成 0 - 9 0 - 9 十個(gè)對(duì)應(yīng)輸十個(gè)對(duì)應(yīng)輸出信號(hào)的電路，又稱出信號(hào)的電路，又稱 4 4 線線 10 10 線譯碼器。線譯碼器。 8421BCD 8421BCD 碼輸入端，從碼輸入端，從高位到低位依次為高位到低位依次為 A A3 3、A A2 2、A A1 1 和和 A A0 0 。 10 10 個(gè)譯碼輸出端，個(gè)譯碼

17、輸出端，低電平低電平 0 0 有效。有效。4 4 線線-10 -10 線譯碼器線譯碼器74HC4274HC42邏輯示意圖邏輯示意圖Y1Y0Y3Y4Y2Y5Y6Y7Y8Y9A0A1A274HC42A32 、二十進(jìn)制譯碼器、二十進(jìn)制譯碼器 二十進(jìn)制譯碼器就二十進(jìn)制譯碼器就是將是將10個(gè)個(gè)BCD代碼譯成代碼譯成10個(gè)高低電平的輸出信號(hào)，個(gè)高低電平的輸出信號(hào)，BCD碼以外的偽碼（因碼以外的偽碼（因10101111不可能出現(xiàn)不可能出現(xiàn)-約束項(xiàng)），輸出均無低電約束項(xiàng)），輸出均無低電平信號(hào)產(chǎn)生平信號(hào)產(chǎn)生。 74HC42即為二十即為二十進(jìn)制的譯碼器，其內(nèi)部進(jìn)制的譯碼器，其內(nèi)部邏輯圖如圖所示，邏輯圖如圖所示，2

18、 、二十進(jìn)制譯碼器、二十進(jìn)制譯碼器其輸出端邏輯式為其輸出端邏輯式為)90( imYii二十進(jìn)制譯碼器二十進(jìn)制譯碼器74HC4201239012380123701236012350123401233012320123101230 AAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAY3 七段顯示譯碼器七段顯示譯碼器w功能：將功能：將BCD代碼譯成七段字符顯示器驅(qū)動(dòng)電路所需要的代碼譯成七段字符顯示器驅(qū)動(dòng)電路所需要的7位輸入代碼。位輸入代碼。w七段字符顯示器由七段獨(dú)立的線段排列而成，取不同的線段七段字符顯示器由七段獨(dú)立的線段排列而成，取不同的線

19、段組合并將它們點(diǎn)亮，可顯示組合并將它們點(diǎn)亮，可顯示09這這10個(gè)不同的字形。目前常個(gè)不同的字形。目前常見的字符顯示器有見的字符顯示器有LCD（液晶顯示器）和（液晶顯示器）和LED（發(fā)光二極（發(fā)光二極管）。管）。w當(dāng)某段加高電平時(shí)，則點(diǎn)亮，加低電平時(shí)，熄滅。那么如果當(dāng)某段加高電平時(shí)，則點(diǎn)亮，加低電平時(shí)，熄滅。那么如果顯示某一數(shù)字如顯示某一數(shù)字如“3”，則，則abcdg11111，fe00。下圖為。下圖為共陰極數(shù)碼管共陰極數(shù)碼管BS201ABCD七段顯示譯碼器七段顯示譯碼器)()()()()()()(0121230112023012012012012012230120121302130123AAA

20、AAAYAAAAAAAYAAAYAAAAAAAAAYAAAAAYAAAAAAAAYAAAAAAAAYgfedcba卡諾圖化簡(jiǎn)后各輸出端邏輯式卡諾圖化簡(jiǎn)后各輸出端邏輯式從真值表畫出從真值表畫出Ya Yg的卡諾圖，的卡諾圖，圈圈“0”然后求反可得各輸出端的邏輯式然后求反可得各輸出端的邏輯式)()()()()()()(0121230112023012012012012012230120121302130123AAAAAAYAAAAAAAYAAAYAAAAAAAAAYAAAAAYAAAAAAAAYAAAAAAAAYgfedcbaBCD七段顯示譯碼器的各輸出端的邏輯式七段顯示譯碼器的各輸出端的邏輯式2.

21、 BCD七段顯示譯碼器七段顯示譯碼器)()()()()()()(0121230112023012012012012012230120121302130123AAAAAAYAAAAAAAYAAAYAAAAAAAAAYAAAAAYAAAAAAAAYAAAAAAAAYgfedcba74487448是就是按照上是就是按照上面的邏輯式設(shè)計(jì)，面的邏輯式設(shè)計(jì)，并添加一些附加控并添加一些附加控制端和輸出端，集制端和輸出端，集成的成的BCDBCD七段顯示七段顯示譯碼器，可以驅(qū)動(dòng)譯碼器，可以驅(qū)動(dòng)共陰極數(shù)碼管。其共陰極數(shù)碼管。其邏輯圖如圖所示邏輯圖如圖所示LTLT ：燈測(cè)試輸入端燈測(cè)試輸入端 RBIRBI ：滅：滅

22、0 0輸入端輸入端 BIBI /RBO /RBO ：滅燈輸滅燈輸入入/ /滅零輸出滅零輸出7448 BCD七段顯示譯碼器七段顯示譯碼器A3A0:四位四位BCD碼的輸碼的輸入端入端YaYg：驅(qū)動(dòng)數(shù)碼管七：驅(qū)動(dòng)數(shù)碼管七段字符的段字符的7個(gè)輸出端個(gè)輸出端其邏輯符號(hào)如圖所示其邏輯符號(hào)如圖所示LT ：燈測(cè)試輸入端，當(dāng)燈測(cè)試輸入端，當(dāng)LT 0 時(shí)，數(shù)碼管顯示時(shí)，數(shù)碼管顯示“8”RBI ：滅：滅0輸入端，輸入端，若若RBI 0，數(shù)碼管不顯示，數(shù)碼管不顯示BI /RBO ：滅燈輸入滅燈輸入/滅滅零輸出，當(dāng)零輸出，當(dāng)BI /RBO 0，無論輸入無論輸入A3 A2A1A0為何為何種狀態(tài)，數(shù)碼管熄滅。種狀態(tài)，數(shù)碼管

23、熄滅。7448 BCD七段顯示譯碼器七段顯示譯碼器7448 驅(qū)動(dòng)共陰極半導(dǎo)體數(shù)碼管驅(qū)動(dòng)共陰極半導(dǎo)體數(shù)碼管BS201A的工作電路的工作電路4.2 常用的組合邏輯電路常用的組合邏輯電路w4.2.2 編碼器編碼器w編碼器編碼器 (encoder) 的邏輯功能就是把輸入的的邏輯功能就是把輸入的每一個(gè)高、低電平信號(hào)變成一個(gè)對(duì)應(yīng)的二進(jìn)每一個(gè)高、低電平信號(hào)變成一個(gè)對(duì)應(yīng)的二進(jìn)制代碼制代碼。從邏輯功能特點(diǎn)上編碼器分為普通。從邏輯功能特點(diǎn)上編碼器分為普通編碼器和優(yōu)先編碼器。編碼器和優(yōu)先編碼器。w普通編碼器在任何時(shí)刻只允許輸入一個(gè)編碼普通編碼器在任何時(shí)刻只允許輸入一個(gè)編碼信號(hào)。否則輸出會(huì)出現(xiàn)錯(cuò)誤狀態(tài)。信號(hào)。否則輸出

24、會(huì)出現(xiàn)錯(cuò)誤狀態(tài)。w優(yōu)先編碼器允許同時(shí)輸入兩個(gè)以上的編碼信優(yōu)先編碼器允許同時(shí)輸入兩個(gè)以上的編碼信號(hào)，但只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼號(hào)，但只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。I0I7為信號(hào)輸入端，高為信號(hào)輸入端，高電平有效；電平有效；Y2Y1Y0為三為三位二進(jìn)制代碼輸出端，位二進(jìn)制代碼輸出端，由于輸入端為由于輸入端為8個(gè)，輸個(gè)，輸出端為出端為3個(gè)，故也叫做個(gè)，故也叫做8線線3線編碼器線編碼器1 普通編碼器普通編碼器 我們以我們以8線線3線線普通編碼器為例說明編普通編碼器為例說明編碼器的原理。其框圖如下所示碼器的原理。其框圖如下所示輸出輸入的真值表輸出輸入的真值表753107632176542II

25、IIYIIIIYIIIIY4.2.2 編碼器編碼器利用無關(guān)項(xiàng)化簡(jiǎn)利用無關(guān)項(xiàng)化簡(jiǎn)得到其輸出端邏得到其輸出端邏輯式為輯式為012345670123456701234567012345672IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIY其邏輯電路如圖所示其邏輯電路如圖所示4.2.2編碼器編碼器753107632176542IIIIYIIIIYIIIIY特點(diǎn)：任何時(shí)刻只允許輸入一個(gè)編碼信號(hào)特點(diǎn)：任何時(shí)刻只允許輸入一個(gè)編碼信號(hào)2 優(yōu)先編碼器優(yōu)先編碼器 普通編碼器每次只能輸入一個(gè)信普通編碼器每次只能輸入一個(gè)信號(hào)。而優(yōu)先編碼器可以同時(shí)輸入幾個(gè)號(hào)。而優(yōu)先編碼器可以同時(shí)輸入幾個(gè)信號(hào)，但在信號(hào)

26、，但在設(shè)計(jì)時(shí)已經(jīng)將各輸入信號(hào)設(shè)計(jì)時(shí)已經(jīng)將各輸入信號(hào)的優(yōu)先順序排好的優(yōu)先順序排好。當(dāng)幾個(gè)信號(hào)同時(shí)輸。當(dāng)幾個(gè)信號(hào)同時(shí)輸入時(shí)，入時(shí)，優(yōu)先權(quán)最高的信號(hào)優(yōu)先編碼優(yōu)先權(quán)最高的信號(hào)優(yōu)先編碼。下面以下面以8線線3線優(yōu)先編碼器為例說明線優(yōu)先編碼器為例說明優(yōu)先編碼器的工作原理。優(yōu)先編碼器的工作原理。2、優(yōu)先編碼器、優(yōu)先編碼器w特點(diǎn)：允許同時(shí)輸入特點(diǎn)：允許同時(shí)輸入兩個(gè)以上的編碼信號(hào)，兩個(gè)以上的編碼信號(hào)，但只對(duì)其中優(yōu)先權(quán)最但只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。高的一個(gè)進(jìn)行編碼。w例：例：8線線-3線優(yōu)先編線優(yōu)先編碼器碼器w若規(guī)定若規(guī)定8個(gè)輸入信號(hào)個(gè)輸入信號(hào)I7 I0 中中I7優(yōu)先權(quán)最優(yōu)先權(quán)最高，高，I0優(yōu)先權(quán)最低。優(yōu)先

27、權(quán)最低。無論同時(shí)有幾個(gè)編碼無論同時(shí)有幾個(gè)編碼輸入為輸入為1，編碼器只，編碼器只對(duì)其中優(yōu)先權(quán)最高的對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼一個(gè)進(jìn)行編碼。輸輸 入入輸輸 出出I0I1I2I3I4I5I6I7Y2Y1Y0XXXXXXX1111XXXXXX10110XXXXX100101XXXX1000100XXX10000011XX100000010X10000000011000000000045675676772IIIIIIIIIIY45672IIIIYBABAA8線線-3線優(yōu)先編碼器真值表線優(yōu)先編碼器真值表8線線-3線優(yōu)先編碼器線優(yōu)先編碼器74HC148w除輸入、輸出信號(hào)外，增加了輸入、輸出選通信號(hào)除輸入

28、、輸出信號(hào)外，增加了輸入、輸出選通信號(hào)和輸出擴(kuò)展信號(hào)。選通輸入端和輸出擴(kuò)展信號(hào)。選通輸入端 S、選通輸出端、選通輸出端 YS 和擴(kuò)展輸出端和擴(kuò)展輸出端 YEX?？梢岳斫鉃椋骸坝行盘?hào)輸入”和“無信號(hào)輸入”指示優(yōu)先編碼器優(yōu)先編碼器74HC148真值表真值表選通輸入端選通輸入端 S、選通輸出端、選通輸出端 YS 和擴(kuò)展輸出端和擴(kuò)展輸出端 YEX8線線-3線優(yōu)先編碼器線優(yōu)先編碼器74HC148)(45672IIIIY)(SIIIIY45672低電平選通信號(hào)選通信號(hào))()()(SIIIIIIIIIIYSIIIIIIIIYSIIIIY6421643567054234567145672選通信號(hào)只有選通信號(hào)只

29、有選通信號(hào)S=“0”時(shí)，時(shí)，編碼器才能正常工作。編碼器才能正常工作。附加輸出信號(hào)附加輸出信號(hào)輸出信號(hào)輸出信號(hào))()()(SIIIIIIIISSIIIIIIIIYSIIIIIIIIYEXS012345670123456701234567選通輸出端選通輸出端Y S為為0時(shí)，電路工作無編時(shí)，電路工作無編碼輸入碼輸入擴(kuò)展端擴(kuò)展端Y EX為為0時(shí)，時(shí)，電路工作有編碼輸入電路工作有編碼輸入8線線-3線優(yōu)先編碼器線優(yōu)先編碼器74HC148附加輸出信號(hào)附加輸出信號(hào)為了擴(kuò)展電路的功能和使用的為了擴(kuò)展電路的功能和使用的靈活性，在靈活性，在8線線3線優(yōu)先編碼線優(yōu)先編碼器器74HC148中附加了中附加了選通輸出選通輸

30、出端端Y S和和擴(kuò)展端擴(kuò)展端Y EX，優(yōu)先編碼器優(yōu)先編碼器74HC148真值表真值表不可能出不可能出現(xiàn)現(xiàn)00工作，且工作，且有輸入有輸入01工作，但工作，但無輸入無輸入10不工作不工作11狀態(tài)狀態(tài)SYEXYS 是選通輸入端。是選通輸入端。當(dāng)當(dāng)S 1時(shí)所有輸時(shí)所有輸出端均被鎖定在高出端均被鎖定在高電平，沒有編碼輸電平，沒有編碼輸出出，即，即 I 7 I 011。當(dāng)當(dāng)S 0，編碼器正常工作編碼器正常工作。先級(jí)最低；優(yōu)依次下去，為最高，其次先級(jí)為輸入端的優(yōu)067,14874. 1IIIHC; 1, 1,1111. 2012EXSYYYYYS工作，此時(shí)輸出端時(shí)，編碼器不能當(dāng); 1, 0,111110.

31、 301207EXSYYYYYIIS但為時(shí)，則輸出端輸入信號(hào)輸入，即此時(shí)如果沒有時(shí)，編碼器可以工作。當(dāng)說明：說明：4.2.2 編碼器編碼器., 0. 4是低電平以號(hào)，可以是高電平也可信比這個(gè)信號(hào)優(yōu)先權(quán)低的平，的輸入信號(hào)必須為高電高但在比這個(gè)信號(hào)優(yōu)先權(quán)碼，優(yōu)先級(jí)高得信號(hào)優(yōu)先編則若幾個(gè)信號(hào)同時(shí)輸入，編碼器有輸入時(shí)，當(dāng)S4.2.2 編碼器編碼器出。輸出是以反碼的形式輸出為任意時(shí)，則輸，如.0110,111012034567YYYIIIIII兩片兩片74HC148接成接成16線線4線優(yōu)先編碼器線優(yōu)先編碼器w將將A 0 A 1516個(gè)輸入信號(hào)編為個(gè)輸入信號(hào)編為4位二進(jìn)制代碼位二進(jìn)制代碼Z3、Z2、Z1、

32、Z0的的00001111 狀態(tài)。其中狀態(tài)。其中A 15的優(yōu)先權(quán)最高，的優(yōu)先權(quán)最高， A 0的優(yōu)先權(quán)最低。的優(yōu)先權(quán)最低。w根據(jù)優(yōu)先權(quán)的要求，若第一片的優(yōu)先級(jí)比第二片高，則第一片的輸入為根據(jù)優(yōu)先權(quán)的要求，若第一片的優(yōu)先級(jí)比第二片高，則第一片的輸入為A 15 A 8，第二片的輸入為，第二片的輸入為A 7 A 0。當(dāng)?shù)谝黄ぷ鳎从休斎胄盘?hào)時(shí)，。當(dāng)?shù)谝黄ぷ?，即有輸入信?hào)時(shí)，第二片禁止工作，將第一片的第二片禁止工作，將第一片的YS端接第二片的端接第二片的S端，就是使得第二片的端，就是使得第二片的S 1。w74HC148輸出端只有輸出端只有3個(gè)，要想根據(jù)要求輸出為個(gè)，要想根據(jù)要求輸出為4線，必須借用第一

33、片的線，必須借用第一片的擴(kuò)展端擴(kuò)展端Y EX。由于。由于有輸入時(shí)，有輸入時(shí)，Y EX0，無輸入時(shí)，無輸入時(shí)Y EX1，故加反相器，故加反相器可作輸出四位二進(jìn)制數(shù)碼的最高位。可作輸出四位二進(jìn)制數(shù)碼的最高位。w74HC148禁止工作或允許工作而無輸入信號(hào)時(shí)，輸出端的狀態(tài)為禁止工作或允許工作而無輸入信號(hào)時(shí)，輸出端的狀態(tài)為111,故故輸出四位二進(jìn)制代碼的低三位可由兩片輸出端與非構(gòu)成。輸出四位二進(jìn)制代碼的低三位可由兩片輸出端與非構(gòu)成。兩片兩片74HC148接成接成16線線4線線優(yōu)先編碼器優(yōu)先編碼器4.2.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器w數(shù)據(jù)選擇器（數(shù)據(jù)選擇器（selector)selector)的功能其是從輸

34、入的一組的功能其是從輸入的一組數(shù)據(jù)中選出某一個(gè)送到輸出端數(shù)據(jù)中選出某一個(gè)送到輸出端，哪一個(gè)數(shù)據(jù)被選中，哪一個(gè)數(shù)據(jù)被選中，有輸入的地址代碼指定。數(shù)據(jù)選擇器像一個(gè)轉(zhuǎn)接開有輸入的地址代碼指定。數(shù)據(jù)選擇器像一個(gè)轉(zhuǎn)接開關(guān)一樣，也叫多路開關(guān)。關(guān)一樣，也叫多路開關(guān)。選擇器框圖選擇器框圖4.2.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器w現(xiàn)以雙現(xiàn)以雙4 4選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74HC15374HC153為例說明數(shù)據(jù)選擇器為例說明數(shù)據(jù)選擇器的工作原理的工作原理w兩個(gè)四選一數(shù)據(jù)選擇器各有兩個(gè)四選一數(shù)據(jù)選擇器各有獨(dú)立的數(shù)據(jù)輸入端獨(dú)立的數(shù)據(jù)輸入端D D0 0-D-D3 3、輸、輸出端出端Y Y和選通控制端和選通控制端S,S,

35、只有只有地址輸入地址輸入A A1 1、A A0 0是共用的。是共用的。w若若S S1 1=0,=0,則則A A1 1=A=A0 0=0=0時(shí)，數(shù)據(jù)時(shí)，數(shù)據(jù)D D1010經(jīng)過傳輸門經(jīng)過傳輸門TGTG1 1和和TGTG5 5被送到被送到輸出端輸出端Y Y1 1, ,使使Y Y1 1=D=D1010; A; A1 1=A=A0 0=0=0時(shí)時(shí),Y,Y1 1=D=D1010; A; A1 1=0A=0A0 0=1=1時(shí)時(shí),Y,Y1 1=D=D1111; ; A A1 1=1A=1A0 0=0=0時(shí)時(shí),Y,Y1 1=D=D1212; A; A1 1=1A=1A0 0=1=1時(shí)時(shí),Y,Y1 1=D=D13

36、13。101301120111011011SAADAADAADAADY74HC15374HC153中一個(gè)數(shù)據(jù)選擇器：中一個(gè)數(shù)據(jù)選擇器：數(shù)據(jù)輸入端:1310DD選通地址輸入端、:01AA：輸出端1Y附加控制端:1S10130112011101101101SAADAADAADAADYS時(shí)當(dāng)74HC15374HC153真值表真值表S 1A1A0Y11XX0000D10001D11010D12011D1374HC15374HC153中一個(gè)數(shù)據(jù)選擇器：中一個(gè)數(shù)據(jù)選擇器：解：解：“四選一四選一”只有只有2位地址輸入，從四個(gè)位地址輸入，從四個(gè)輸入中選中一個(gè)；輸入中選中一個(gè)；“八選一八選一”的八個(gè)數(shù)的八個(gè)數(shù)據(jù)

37、需要據(jù)需要3位地址代碼指位地址代碼指定其中任何一個(gè)，故定其中任何一個(gè)，故利用利用S 做為第做為第3位地址位地址輸入端，其實(shí)現(xiàn)電路輸入端，其實(shí)現(xiàn)電路如圖所示如圖所示用雙用雙4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74HC153組成組成8選選1數(shù)據(jù)選擇器。數(shù)據(jù)選擇器。輸出端的邏輯式為輸出端的邏輯式為70126012501240123012201210120012)()()()()()()()(DAAADAAADAAADAAADAAADAAADAAADAAAY4.2.4 加法器加法器w加法器（加法器（adder）的功能是完成兩數(shù)之間的的功能是完成兩數(shù)之間的數(shù)值相加運(yùn)算?？梢暈橐环N輸出與輸入之間數(shù)值相加運(yùn)算?？梢?/p>

38、為一種輸出與輸入之間的邏輯關(guān)系，加法器也是一種組合邏輯電路。的邏輯關(guān)系，加法器也是一種組合邏輯電路。w1.一位加法器一位加法器w將兩個(gè)多位數(shù)相加時(shí)，除了最低位外，每一將兩個(gè)多位數(shù)相加時(shí)，除了最低位外，每一位的加法運(yùn)算都需將這一位的兩個(gè)加數(shù)（位的加法運(yùn)算都需將這一位的兩個(gè)加數(shù)（A、B）和來自低位的進(jìn)位輸入（）和來自低位的進(jìn)位輸入（CI）相加，產(chǎn)）相加，產(chǎn)生生“和和”（S）和進(jìn)位輸出（）和進(jìn)位輸出（CO）信號(hào)。考）信號(hào)?？紤]來自低位進(jìn)位的加法器稱為慮來自低位進(jìn)位的加法器稱為“全加全加”運(yùn)算運(yùn)算電路稱為全加器（電路稱為全加器（full adders）。（不考慮）。（不考慮來自低位進(jìn)位的加法稱為來自低

39、位進(jìn)位的加法稱為“半加半加”運(yùn)算）運(yùn)算）全加器真值表及全加器全加器真值表及全加器74HC183邏輯圖邏輯圖輸輸 入入輸輸 出出A BCISCO0 00000 01100 10100 11011 00101 01011 10011 1111)()(CIACIBBACOABCICIABBCIACIBAS2 、多位加法器、多位加法器w將多個(gè)全加器從低位到高位排列起來，同時(shí)將低位的進(jìn)位輸將多個(gè)全加器從低位到高位排列起來，同時(shí)將低位的進(jìn)位輸出接到高位的進(jìn)位輸入就構(gòu)成串行進(jìn)位的多位加法器。下圖出接到高位的進(jìn)位輸入就構(gòu)成串行進(jìn)位的多位加法器。下圖是四位串行進(jìn)位加法器的邏輯圖，是四位串行進(jìn)位加法器的邏輯圖，A

40、3、A2、A1、A0和和B3、B2、B1、B0是兩個(gè)四位的二進(jìn)制數(shù)，最低位是兩個(gè)四位的二進(jìn)制數(shù)，最低位A0和和B0相加時(shí)沒有低相加時(shí)沒有低位的進(jìn)位輸入，所以接零。位的進(jìn)位輸入，所以接零。iiiiiiiiiiiiCIBABACOCIBASCOCI)()()()()(12.超前進(jìn)位加法器超前進(jìn)位加法器w串行全加器的優(yōu)點(diǎn)是電路結(jié)構(gòu)簡(jiǎn)單，但工作速度慢，從圖看出每一位的串行全加器的優(yōu)點(diǎn)是電路結(jié)構(gòu)簡(jiǎn)單，但工作速度慢，從圖看出每一位的相加結(jié)果都必須等到下一級(jí)進(jìn)位輸出信號(hào)的到來才能得到。四位全加器相加結(jié)果都必須等到下一級(jí)進(jìn)位輸出信號(hào)的到來才能得到。四位全加器完成一次加法運(yùn)算的最長(zhǎng)時(shí)間等于四個(gè)全加器傳輸延遲時(shí)間

41、之和。完成一次加法運(yùn)算的最長(zhǎng)時(shí)間等于四個(gè)全加器傳輸延遲時(shí)間之和。w為了提高速度，若使進(jìn)位信號(hào)不逐級(jí)傳遞，而是運(yùn)算開始時(shí)，即可得到為了提高速度，若使進(jìn)位信號(hào)不逐級(jí)傳遞，而是運(yùn)算開始時(shí)，即可得到各位的進(jìn)位信號(hào)，采用這個(gè)原理構(gòu)成的加法器，就是超前進(jìn)位（各位的進(jìn)位信號(hào)，采用這個(gè)原理構(gòu)成的加法器，就是超前進(jìn)位（Carry Lookahead）加法器）加法器w在邏輯設(shè)計(jì)上采用超前進(jìn)位的方法，在邏輯設(shè)計(jì)上采用超前進(jìn)位的方法，兩個(gè)多位數(shù)相加時(shí)，任何一位的進(jìn)兩個(gè)多位數(shù)相加時(shí)，任何一位的進(jìn)位輸入信號(hào)取決于兩個(gè)加數(shù)中低于該位的各位數(shù)值位輸入信號(hào)取決于兩個(gè)加數(shù)中低于該位的各位數(shù)值。在給出兩個(gè)多位數(shù)。在給出兩個(gè)多位數(shù)后

42、，可通過進(jìn)位生成電路直接判斷出每一位進(jìn)位輸入信號(hào)是后，可通過進(jìn)位生成電路直接判斷出每一位進(jìn)位輸入信號(hào)是0還是還是1。只。只要事先給出兩個(gè)加數(shù)就可以直接給出每一位的進(jìn)位信號(hào)。而不必等待從要事先給出兩個(gè)加數(shù)就可以直接給出每一位的進(jìn)位信號(hào)。而不必等待從低位逐位傳送過來的進(jìn)位信號(hào)，從而有效地提高了運(yùn)算速度。低位逐位傳送過來的進(jìn)位信號(hào)，從而有效地提高了運(yùn)算速度。 輸輸 入入輸輸 出出ABCISCO0000000110010100110110010101011100111111w由全加器真值表可知，高位的進(jìn)位信由全加器真值表可知，高位的進(jìn)位信號(hào)的產(chǎn)生是在兩種情況下：號(hào)的產(chǎn)生是在兩種情況下：在在AB1；在在

43、AB1且且CI1。wCO=ABCI+ABCI+ABCI+ABCIiIiiiiiOCBABAC)()(iIiiiCBAS)(超前進(jìn)位加法器超前進(jìn)位加法器74LS283)()()()()()()()()()()()(:)()()()()()()()(:)()()()( :0000011112222220000011112222222222000001111120000011110111110000011011101000000000002100CIBABABABABACIBASCIBABABABABABACIBABACOCIBABABABACOCIiCIBABABABACOBABACOCIBABA

44、BACOBASCOCIiCIBABACOCIBASCIi超前進(jìn)位加法器超前進(jìn)位加法器74LS283w邏輯圖形符號(hào)如圖所示邏輯圖形符號(hào)如圖所示w其中：其中：A3A0為一個(gè)四位二為一個(gè)四位二進(jìn)制數(shù)的輸入；進(jìn)制數(shù)的輸入；B3B0為另為另一個(gè)二進(jìn)制數(shù)的輸入；一個(gè)二進(jìn)制數(shù)的輸入；CI為最低位的進(jìn)位；為最低位的進(jìn)位；CO是最是最高位的進(jìn)位；高位的進(jìn)位；S3S0為各位為各位相加后的和。相加后的和。w超前進(jìn)位加法器提高了運(yùn)超前進(jìn)位加法器提高了運(yùn)算速度，但同時(shí)增加了電算速度，但同時(shí)增加了電路的復(fù)雜性，而且位數(shù)越路的復(fù)雜性，而且位數(shù)越多，電路就越復(fù)雜。多，電路就越復(fù)雜。加法器級(jí)聯(lián)實(shí)現(xiàn)多位二進(jìn)制數(shù)加法運(yùn)算加法器級(jí)聯(lián)

45、實(shí)現(xiàn)多位二進(jìn)制數(shù)加法運(yùn)算w74LS283是一種典型超前進(jìn)位的集成加法器。是一種典型超前進(jìn)位的集成加法器。一片一片74LS283只能進(jìn)行只能進(jìn)行4位二進(jìn)制數(shù)的加法運(yùn)位二進(jìn)制數(shù)的加法運(yùn)算，將多片算，將多片74LS283進(jìn)行級(jí)聯(lián)，就可擴(kuò)展加法進(jìn)行級(jí)聯(lián)，就可擴(kuò)展加法運(yùn)算的位數(shù)。運(yùn)算的位數(shù)。w數(shù)值比較器（數(shù)值比較器（magnitude comparator）的功能是）的功能是比較兩個(gè)數(shù)值大小，給出比較兩個(gè)數(shù)值大小，給出“大于大于”、“小于小于”或或“相等相等”的輸出信號(hào)。一位二進(jìn)制數(shù)的輸出信號(hào)。一位二進(jìn)制數(shù)A和和B比較有三比較有三種可能結(jié)果。種可能結(jié)果。)(),10,(,1)1,0(,1)0,1()()

46、()(BAYBABABAYBABABABAYBABABABABABA或同為則則多位數(shù)值比較器多位數(shù)值比較器74LS85wY（AB)為比較結(jié)果輸出為比較結(jié)果輸出端；端；A3A0及及B3 B0為兩個(gè)相比較的為兩個(gè)相比較的4位數(shù)位數(shù)碼輸入端；碼輸入端； I（AB)為附加端為附加端用于擴(kuò)展。當(dāng)比較兩個(gè)用于擴(kuò)展。當(dāng)比較兩個(gè)4位數(shù)時(shí)，應(yīng)使位數(shù)時(shí)，應(yīng)使I (AB) =0，I (A=B) =1。多位數(shù)值比較器多位數(shù)值比較器w多位比較器的原理多位比較器的原理w在比較兩個(gè)多位數(shù)的大小時(shí)，必須自高位向低位逐位比較。只有當(dāng)高位相在比較兩個(gè)多位數(shù)的大小時(shí)，必須自高位向低位逐位比較。只有當(dāng)高位相等時(shí)，才比較下一位。等時(shí)，

47、才比較下一位。w比較兩個(gè)比較兩個(gè)4位二進(jìn)制數(shù)位二進(jìn)制數(shù)A3 A2 A1 A0和和B3 B2 B1 B0，首先比較，首先比較A3和和B3，若，若A3B3，則不論以下各位數(shù)值如何，一定是，則不論以下各位數(shù)值如何，一定是 AB；若；若A3B3，則一定是，則一定是 AB)、 Y（A=B)和和Y（AB)。w當(dāng)比較兩個(gè)當(dāng)比較兩個(gè)4位數(shù)時(shí)，應(yīng)使位數(shù)時(shí)，應(yīng)使I (AB) =0，I (A=B) =1。)(00112233)()()(0011223300112233112233223333)()()(0011223300112233112233223333)()()()()()()()()()()()()()()

48、()()()()()()()()()()(BABABABABABABABAIBABABABAYIIBABABABABABABABABABABABABABAYIIBABABABABABABABABABABABABABAYIABIABYABYA=B多位數(shù)值比較器多位數(shù)值比較器74LS85數(shù)值比較器數(shù)值比較器w兩片兩片74LS85組成組成8位數(shù)值比較器。兩個(gè)位數(shù)值比較器。兩個(gè)8位二進(jìn)制數(shù)位二進(jìn)制數(shù)分別為分別為C0 C7和和D0 D7，將兩數(shù)的高四位在第將兩數(shù)的高四位在第2片片比較；低四位在第比較；低四位在第1片比較。只有當(dāng)高片比較。只有當(dāng)高4位相等時(shí)，位相等時(shí)，才由低才由低4位的比較結(jié)果決定最后的結(jié)果。因此只需將位的比較結(jié)果決定最后的結(jié)果。因此只需將低位片的輸出端低位片的輸出端Y（AB)接至高位片接至高位片的的 輸入端輸入端I（AB)即可，其實(shí)現(xiàn)的電路即可，其實(shí)現(xiàn)的電路如圖所示。如圖所示。4.