[工學(xué)]數(shù)字電子技術(shù)ppt課件

1、第三章第三章 組合邏輯電路組合邏輯電路3.1 3.1 概述概述3.2 3.2 組合邏輯電路的分析和設(shè)計(jì)組合邏輯電路的分析和設(shè)計(jì)3.3 3.3 假設(shè)干常用的組合邏輯電假設(shè)干常用的組合邏輯電路路3.4 3.4 組合電路中的競(jìng)爭(zhēng)組合電路中的競(jìng)爭(zhēng)冒險(xiǎn)景象冒險(xiǎn)景象3-1 3-1 概述概述 電路特點(diǎn): 功能特點(diǎn):恣意時(shí)辰的輸出信號(hào)只與此時(shí)辰的輸恣意時(shí)辰的輸出信號(hào)只與此時(shí)辰的輸入信號(hào)有關(guān)，而與信號(hào)作用前電路的入信號(hào)有關(guān)，而與信號(hào)作用前電路的輸出形狀無(wú)關(guān)。輸出形狀無(wú)關(guān)。 不包含有記憶功能的單元電路，也沒有反響電路。 組合邏輯電路的特點(diǎn)組合邏輯電路的特點(diǎn)組合邏輯電路組合邏輯電路時(shí)序邏輯電路時(shí)序邏輯電路每一個(gè)輸出

2、變量是全部每一個(gè)輸出變量是全部或部分輸入變量的函數(shù)：或部分輸入變量的函數(shù)：Y1=f1Y1=f1A1A1、A2A2、AiAiY2=f2Y2=f2A1A1、A2A2、AiAi Yj=fjYj=fjA1A1、A2A2、AiAi 組合組合邏輯邏輯電路電路A1A2AiY1Y2Yj用邏輯圖表示的邏輯功能用邏輯圖表示的邏輯功能不夠直觀不夠直觀,還需把它轉(zhuǎn)換還需把它轉(zhuǎn)換成邏輯函數(shù)式或邏輯真值成邏輯函數(shù)式或邏輯真值表，以使電路的邏輯功能表，以使電路的邏輯功能更加直觀、明顯。更加直觀、明顯。3-2 3-2 組合邏輯電路的分析和設(shè)計(jì)組合邏輯電路的分析和設(shè)計(jì)3.2.1 組合邏輯電路的分析組合邏輯電路的分析知組合邏輯電

3、路知組合邏輯電路寫輸出邏輯表達(dá)式寫輸出邏輯表達(dá)式化簡(jiǎn)化簡(jiǎn)分析其功能分析其功能填真值表填真值表一、分析方法一、分析方法分析的目的：分析的目的：二、舉例二、舉例解解 ：1 ) 根據(jù)邏輯圖寫輸出邏輯表達(dá)式并化簡(jiǎn)根據(jù)邏輯圖寫輸出邏輯表達(dá)式并化簡(jiǎn)例例1. 組合邏輯電路如圖，組合邏輯電路如圖， 試分析其邏輯功能。試分析其邏輯功能。BAB AY+=BABBAA+=BABA+=&YABABAABBAB2根據(jù)邏輯表達(dá)式列真值表根據(jù)邏輯表達(dá)式列真值表0 00 1 1 01 1A B Y01103 3由真值表分析邏輯功能由真值表分析邏輯功能當(dāng)當(dāng)AB一樣時(shí)，輸出為一樣時(shí)，輸出為0當(dāng)當(dāng)AB相異時(shí)，輸出為相異時(shí)，

4、輸出為1異或功能。異或功能。ABCY&邏輯圖邏輯圖邏輯表邏輯表達(dá)式達(dá)式 1 1 最簡(jiǎn)與或最簡(jiǎn)與或表達(dá)式表達(dá)式化簡(jiǎn) 2 ABY =1BCY =2CAY =31Y2Y3YY 2 CABCABY+=從輸入到輸出逐級(jí)寫出ACBCABYYYY 321=例例2.A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111最簡(jiǎn)與或最簡(jiǎn)與或表達(dá)式表達(dá)式 3 真值表真值表CABCABY+= 3 4 電路的邏電路的邏輯功能輯功能當(dāng)輸入當(dāng)輸入A、B、C中有中有2個(gè)或個(gè)或3個(gè)為個(gè)為1時(shí)，輸出時(shí)，輸出Y為為1，否那么輸出否那么輸出Y為為0。所以這個(gè)電。所以這個(gè)電路

5、實(shí)踐上是一種路實(shí)踐上是一種3人表決用的組人表決用的組合電路：只需有合電路：只需有2票或票或3票贊同，票贊同，表決就經(jīng)過。表決就經(jīng)過。 4 Y3 1 111ABCYY1Y2 1邏輯圖邏輯圖BBACBABYYYYBYXYBAYCBAY+=+=+=+=+=213321邏輯表邏輯表達(dá)式達(dá)式BABBABBACBAY+=+=+=最簡(jiǎn)與或最簡(jiǎn)與或表達(dá)式表達(dá)式真值表真值表A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 111111100ABCY&用與非門實(shí)現(xiàn)用與非門實(shí)現(xiàn)電路的輸出Y只與輸入A、B有關(guān)，而與輸入C無(wú)關(guān)。Y和A、B的邏輯關(guān)系為：A、B中只需一個(gè)為0

6、，Y=1；A、B全為1時(shí)，Y=0。所以Y和A、B的邏輯關(guān)系為與非運(yùn)算的關(guān)系。電路的邏輯功能電路的邏輯功能ABBAY=+=3.2.2 3.2.2 組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)一、設(shè)計(jì)方法用根本門設(shè)計(jì)電路一、設(shè)計(jì)方法用根本門設(shè)計(jì)電路用與非門設(shè)計(jì)邏輯電路用與非門設(shè)計(jì)邏輯電路根據(jù)功能要求根據(jù)功能要求填卡諾圖化簡(jiǎn)邏輯函數(shù)填卡諾圖化簡(jiǎn)邏輯函數(shù)列真值表列真值表寫最簡(jiǎn)與或式寫最簡(jiǎn)與或式用多種根本門設(shè)計(jì)邏輯電路用多種根本門設(shè)計(jì)邏輯電路變?yōu)榕c非與非式變?yōu)榕c非與非式 設(shè)計(jì)過程的根本步驟：設(shè)計(jì)過程的根本步驟：分析事件的因果關(guān)系，確定輸入與輸出變量；分析事件的因果關(guān)系，確定輸入與輸出變量；邏輯形狀賦值：變量何時(shí)

7、取邏輯形狀賦值：變量何時(shí)取1何時(shí)取何時(shí)取0；選定器選定器件類型件類型例例1、在舉重競(jìng)賽中，有倆名副裁判，一名主裁判。當(dāng)兩名以、在舉重競(jìng)賽中，有倆名副裁判，一名主裁判。當(dāng)兩名以上裁判必需包括主裁判在內(nèi)以為運(yùn)發(fā)動(dòng)上舉杠鈴合格，上裁判必需包括主裁判在內(nèi)以為運(yùn)發(fā)動(dòng)上舉杠鈴合格，按動(dòng)電鈕，判決合格信號(hào)燈亮，試用與非門設(shè)計(jì)該電路。按動(dòng)電鈕，判決合格信號(hào)燈亮，試用與非門設(shè)計(jì)該電路。解：設(shè)主裁判為變量解：設(shè)主裁判為變量A，副裁判分別為，副裁判分別為B和和C；按電鈕為；按電鈕為1，不按為不按為0。表示勝利與否的燈為。表示勝利與否的燈為Y，合格為，合格為1，否那么為，否那么為0。A B CYA B CY0 0 0

8、0 0 10 1 00 1 100001 0 01 0 11 1 01 1 10111ABCCABCBAmmmY+=+=7652由真值表寫出表達(dá)式：由真值表寫出表達(dá)式： 二、二、 舉例舉例1根據(jù)邏輯要求列出真值表。根據(jù)邏輯要求列出真值表。ACAB=3化簡(jiǎn)：化簡(jiǎn)：Y=AB+AC4畫出邏輯電路圖：畫出邏輯電路圖：ABACY&111 BC A 000111100 1 例2、試設(shè)計(jì)一個(gè)三人多數(shù)表決電路， 要求提案經(jīng)過時(shí)輸出為1，否那么為0。 1、列真值表、列真值表解：解：2、填卡諾圖、填卡諾圖化簡(jiǎn)邏輯函數(shù)化簡(jiǎn)邏輯函數(shù)00010111 A B C Y 0 0 0 0 0 1 0 1 0 0 1

9、1 1 0 0 1 0 1 1 1 0 1 1 111100001BC00 01 11 10 01AY設(shè)三人分別為變量設(shè)三人分別為變量A、B和和C；贊同為；贊同為1，不贊同為，不贊同為0。表示提案經(jīng)過與否的燈為表示提案經(jīng)過與否的燈為Y，經(jīng)過為，經(jīng)過為1，否那么為，否那么為0。 3、 輸出函數(shù)式輸出函數(shù)式4、用與門、或門設(shè)計(jì)電路、用與門、或門設(shè)計(jì)電路5、用與非門設(shè)計(jì)電路、用與非門設(shè)計(jì)電路思索：思索： 假設(shè)只用二輸入與非門設(shè)計(jì)電路，如何畫邏輯圖？假設(shè)只用二輸入與非門設(shè)計(jì)電路，如何畫邏輯圖？Y=AB+BC+ACACBCABY=提示：的方式畫邏輯圖。&ABCY&1ABCYY=AB BC

10、AC將函數(shù)式化為3-3 3-3 假設(shè)干常用的組合邏輯電路假設(shè)干常用的組合邏輯電路3-3-1 3-3-1 編碼器編碼器3-3-2 3-3-2 譯碼器譯碼器3-3-3 3-3-3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器3-3-4 3-3-4 加法器加法器3-3-5 3-3-5 數(shù)值比較器數(shù)值比較器( (選講選講3-3-6 3-3-6 常用組合邏輯電路的運(yùn)用常用組合邏輯電路的運(yùn)用3-3-1 編碼器編碼器邏輯功能：把輸入的每一個(gè)高低電平變成對(duì)應(yīng)的邏輯功能：把輸入的每一個(gè)高低電平變成對(duì)應(yīng)的 二進(jìn)制代碼。二進(jìn)制代碼。一、普通編碼器一、普通編碼器特點(diǎn)：任何時(shí)辰只允許輸入一個(gè)編碼信號(hào)，否那特點(diǎn)：任何時(shí)辰只允許輸入一個(gè)編碼信號(hào)，

11、否那么么 輸出將發(fā)生混亂。輸出將發(fā)生混亂。1、真值表、真值表I3 I2 I1 I0Y1 Y00 1 1 11 0 1 11 1 0 11 1 1 01 11 00 10 02 、卡諾圖、卡諾圖以兩位二進(jìn)制以兩位二進(jìn)制編碼器為例：編碼器為例：3、輸出函數(shù)式、輸出函數(shù)式 I3 I2 I1 I0Y1 Y0Y1=I3I2Y1=I3I2Y0=I3I1Y0=I3I1Y1I3I2I1I000011110000111101100XXXXXXXXXXXXY0I3I2I1I000011110000111101010XXXXXXXXXXXX0 1 1 11 0 1 11 1 0 11 1 1 01 11 00 10

12、 05、邏輯符號(hào)、邏輯符號(hào)由邏輯符號(hào)知電路的特點(diǎn)：由邏輯符號(hào)知電路的特點(diǎn)： 0編碼有效，輸出兩位二進(jìn)制編碼有效，輸出兩位二進(jìn)制原碼。原碼。4 、 邏輯圖邏輯圖I3 I2 I1 I0Y1Y04線2線I3 I2 I1 I0Y1Y04線2線&Y1&Y0I3I2I1I02 2假設(shè)電路符號(hào)如右假設(shè)電路符號(hào)如右表示電路特點(diǎn)為：表示電路特點(diǎn)為：6、闡明、闡明1 1電路中的電路中的I0 I0 端可以去掉，端可以去掉，所以，所以， 端叫做端叫做“隱含端隱含端I0由于當(dāng)由于當(dāng)I3I2I1 = 111I3I2I1 = 111時(shí)，必然輸出時(shí)，必然輸出0 0的兩位代碼的兩位代碼0000，0編碼有效，編碼

13、有效， 輸出兩位二進(jìn)制反碼。輸出兩位二進(jìn)制反碼。二、優(yōu)先編碼器以二、優(yōu)先編碼器以2位二進(jìn)制編碼器為例位二進(jìn)制編碼器為例特點(diǎn)：允許輸入端同時(shí)有多個(gè)編碼信號(hào)，但，特點(diǎn)：允許輸入端同時(shí)有多個(gè)編碼信號(hào)，但，電路只對(duì)優(yōu)先權(quán)較高的一個(gè)進(jìn)展編碼。電路只對(duì)優(yōu)先權(quán)較高的一個(gè)進(jìn)展編碼。2. 輸出函數(shù)式輸出函數(shù)式1、真值表、真值表輸 入輸出I3 I2 I1 I0Y1 Y0Y1=I3I20 0 0 00 0 0 00 0 0 01 11X0 0 0 00 0 0 0 1 1 1 10 01XY0=I3 I2+I3I10 X X X1 0X X1 10X1 1100 00 11 01 1Y1I3I2I1I0000111

14、1000011110Y0I3I2I1I00001111000011110輸出反碼。要求：要求：I3的優(yōu)先權(quán)最高，I0的優(yōu)先權(quán)最低。3 、邏輯符號(hào)、邏輯符號(hào)4 、功能表、功能表YS: 選通輸出端選通輸出端S: 選通輸入端使能端選通輸入端使能端YEX：輸出擴(kuò)展：輸出擴(kuò)展端端SIYS=SYYSEX=1X X X X1001 1 1 1010有有“0反碼輸出反碼輸出附加的功能端有：0 1 1 1 01 X X X X 1 1 1 10 1 1 1 1 1 1 0 10 0 X X X 0 1 0 X X0 1 1 0 X 輸 入輸 出0 0 1 00 1 1 01 0 1 01 1 1 0SI3 I2

15、 I1 I0Y0Y1YEXYSI3 I2 I1 I0Y1 Y0SYSYEXI3 I2 I1 I0Y1 Y0SYSYEXI3 I2 I1 I0Y1 Y0SYSYEX1 11 111注注 意意三、編碼器的功能擴(kuò)展利用三、編碼器的功能擴(kuò)展利用 YS 、YEX端端試用兩片4線2線優(yōu)先編碼器，將A0A7 8個(gè)低電平輸入信號(hào)編為000111 8個(gè)3位二進(jìn)制代碼。其中A7的優(yōu)先權(quán)最高，A0的優(yōu)先權(quán)最低。輸出原碼。1、連線圖、連線圖1片任務(wù)時(shí)：片任務(wù)時(shí)：2片不任務(wù)片不任務(wù)YS1=1S2=1YEX1=01片輸入全片輸入全1時(shí)：時(shí)：2片任務(wù)片任務(wù)YS1=0S2=0YEX1=1I3 I2 I1 I0Y1 Y0SYS

16、YEX1&Z2Z1Z0A7A6A5A4A3A2A1A0I3 I2 I1 I0Y1 Y0SYSYEX12可編出可編出 111、110、101、100可編出可編出 011、010、001、0002、任務(wù)原理、任務(wù)原理此時(shí)，此時(shí)，Z2=1Z2=0四、常用集成編碼器四、常用集成編碼器1 1、74LS14874LS1482 2、74LS14774LS147二十進(jìn)制優(yōu)先編碼器0編碼有效輸出8421BCD反碼10線4線實(shí)為9線4線沒有 I0 端:當(dāng)I9I1全為1時(shí)，輸出0000的反碼11118線3線優(yōu)先編碼器0編碼有效輸出3位二進(jìn)制反碼74LS148I7I6 I5 I4 I3 I2 I1 I0YEX

17、 Y2 Y1 Y0YSS74LS147I8I7 I6 I5 I4 I3 I2Y2 Y1 Y0I9I1Y3狀態(tài)11不工作01工作，但無(wú)無(wú)輸入10工作，且有有輸入00不可能出現(xiàn)EXSYY3-3-2 3-3-2 譯碼器譯碼器邏輯功能：將輸入的每個(gè)代碼分別譯成高電平或低電平。邏輯功能：將輸入的每個(gè)代碼分別譯成高電平或低電平。一、一、 二進(jìn)制譯碼器二進(jìn)制譯碼器1 真值表真值表3 邏輯圖邏輯圖Y3=A1A0=m3Y0=A1A0=m0 Y1=A1A0=m1Y2=A1A0=m2 S 端為控制端片選端、使能端常用有：二進(jìn)制譯碼器常用有：二進(jìn)制譯碼器 、二、二 十進(jìn)制譯碼器十進(jìn)制譯碼器 、 顯示譯碼器顯示譯碼器當(dāng)

18、S=0時(shí)，譯碼器任務(wù)；當(dāng)S=1時(shí)，譯碼器制止， 一切的輸出端均為0。輸入輸入輸輸 出出A1 A0 Y3 Y2 Y1 Y0 1 0 0 01 1 0 10 0 0 10 1 0 00 0 1 01 0 0 01、2位二進(jìn)制譯碼器位二進(jìn)制譯碼器2 輸出表達(dá)式輸出表達(dá)式A11A011S&Y3&Y2&Y1&Y04邏輯符號(hào)邏輯符號(hào)(2線線4線譯碼器線譯碼器)輸出0有效的2線4線譯碼器可用與非門構(gòu)成，輸出1有效5常用集成常用集成2線線4線譯碼器線譯碼器0m=01AA=1m2Y2m=3Y3m=01AA=74LS： 雙2線4線譯碼器輸出0有效1Y=01AA=01AAY0Y3 Y

19、2 Y1Y0A0A1SY3 Y2 Y1Y0A0A1S74LSY13Y12Y11Y10Y23Y22Y21Y20A20A21S2A10A11S1輸出邏輯表達(dá)式2、三位二進(jìn)制譯碼器、三位二進(jìn)制譯碼器 三位二進(jìn)制譯碼器即3線8線譯碼器，常用3線8線譯碼器有74LS邏輯符號(hào)輸出邏輯符號(hào)輸出0有效：有效：3、綜合、綜合1同理,四位二進(jìn)制譯碼器為4線16線譯碼器2二進(jìn)制譯碼器就是n線2n線譯碼器， 即，n變量全部最小項(xiàng)的譯碼器。當(dāng)控制端S1S2S3=100 時(shí)，譯碼器處任務(wù)形狀，它能將三位二進(jìn)制數(shù)的每個(gè)代碼分別譯成低電平。74LSY7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2 A1A0譯碼器制止時(shí)，一切輸

20、出端都輸出無(wú)效電平 高電平。4、譯碼器的功能擴(kuò)展、譯碼器的功能擴(kuò)展1 1題意題意3 3線線88線譯碼器的真值表線譯碼器的真值表利用利用D2的的0，使，使s1=0, (1)片任務(wù)；片任務(wù)； 使使 s2=1, (2)片不任務(wù)。片不任務(wù)。利用利用D2的的1，使，使s2=0, (2)片任務(wù)；片任務(wù)；使使 s1=1, (1)片不任務(wù)。片不任務(wù)。2連線圖之一連線圖之一輸輸 入入輸輸 出出0 0 01 1 1 11 1 1 01 1 1 11 1 0 11 1 1 11 0 1 11 1 1 10 1 1 11 1 1 01 1 1 11 1 0 11 1 1 11 0 1 11 1 1 10 1 1 11

21、 1 1 1 D2 D1 D0 Z3 Z2 Z1 Z0Z7 Z6 Z5 Z4例： 試用兩片2線4線譯碼器組成3線8線譯碼器，將輸入的 三位二進(jìn)制代碼D2 D1 D0譯成8個(gè)獨(dú)立的低點(diǎn)平信號(hào)Z7Z0。1DODOD1D1D2D2Y3Y2Y1Y0A0A1SY3Y2Y1Y0A0A1S12Z7 Z6 Z5 Z4Z3 Z2 Z1 Z00 0 10 1 00 1 11 0 01 0 11 1 01 1 1二、二二、二十進(jìn)制譯碼器十進(jìn)制譯碼器 以8421BCD碼的譯碼器為例2、構(gòu)造：4線10線，沒有片選端。3、常用集成8421BCD碼譯碼器有74LS042，它有A3A0四個(gè)輸入端，有Y9Y0十個(gè)輸出端。3連線

22、圖之二連線圖之二1、功能：能將8421BCD碼譯成對(duì)應(yīng)的高、低點(diǎn)平。D2D1 D0S2(2)S1A1 A0(1)S1S2A1 A01D2 = 0 時(shí)，(1)片任務(wù); D2 = 1 時(shí)，(2)片任務(wù).輸入端可如圖連線：假設(shè)譯碼器的片選端有多個(gè),圖略fabcdegDPCOMdcDPefCOMbagLED數(shù)碼管外形圖hagdbcef二、顯示譯碼器二、顯示譯碼器1、七段字符顯示器七段數(shù)碼管、七段字符顯示器七段數(shù)碼管由七個(gè)發(fā)光二極管組成的數(shù)碼顯示器叫做LED數(shù)碼管，或LED七段顯示器，可以顯示十進(jìn)制數(shù)。等效電路：等效電路：共陽(yáng)極，需共陽(yáng)極，需0驅(qū)動(dòng)驅(qū)動(dòng)共陰極，需共陰極，需1驅(qū)動(dòng)驅(qū)動(dòng) 2 2、 BCD B

23、CD碼七段顯示譯碼器碼七段顯示譯碼器為了使七段數(shù)碼管顯示BCD代碼所表示的十進(jìn)制數(shù)，必需運(yùn)用顯示譯碼器，將BCD代碼譯成數(shù)碼管所需的驅(qū)動(dòng)信號(hào)。常用可以驅(qū)動(dòng)共陰極LED數(shù)碼管的顯示譯碼器有74LS248、7448等。74LS248A3 A2 A1 A0a b c d e f g+Uabcdefgabcdefg按內(nèi)部銜接方式不同，七段數(shù)字顯示器分為共陰按內(nèi)部銜接方式不同，七段數(shù)字顯示器分為共陰極和共陽(yáng)極兩種。極和共陽(yáng)極兩種。七段顯示譯碼器七段顯示譯碼器7448是一種是一種與共陰極數(shù)字顯示器配合與共陰極數(shù)字顯示器配合運(yùn)用的集成譯碼器。運(yùn)用的集成譯碼器。7448的邏輯功能：的邏輯功能：1正常譯碼顯示。

24、正常譯碼顯示。LT=1，BI/RBO=1時(shí)，對(duì)輸入為十時(shí)，對(duì)輸入為十進(jìn)制數(shù)進(jìn)制數(shù)l15的二進(jìn)制碼的二進(jìn)制碼00011111進(jìn)展譯碼，產(chǎn)進(jìn)展譯碼，產(chǎn)生對(duì)應(yīng)的七段顯示碼。生對(duì)應(yīng)的七段顯示碼。2滅零。當(dāng)滅零。當(dāng)LT=1，而輸入為，而輸入為0的二進(jìn)制碼的二進(jìn)制碼0000時(shí)，只需時(shí)，只需當(dāng)當(dāng)RBI =1時(shí)，才產(chǎn)生時(shí)，才產(chǎn)生0的七段顯示碼的七段顯示碼,假設(shè)此時(shí)輸入假設(shè)此時(shí)輸入 RBI =0 ，那么譯碼器的，那么譯碼器的ag輸出全輸出全0，使顯示器全滅；，使顯示器全滅；所以所以RBI稱為滅零輸入端。稱為滅零輸入端。4特殊控制端特殊控制端BI/RBO。BI/RBO可以作輸入端，也可以可以作輸入端，也可以作輸出

25、端。作輸出端。3試燈。當(dāng)試燈。當(dāng)LT=0時(shí)，無(wú)論輸入怎樣，時(shí)，無(wú)論輸入怎樣，ag輸出全輸出全1，數(shù)碼管七段全亮。由此可以檢測(cè)顯示器七個(gè)發(fā)光段的數(shù)碼管七段全亮。由此可以檢測(cè)顯示器七個(gè)發(fā)光段的好壞。好壞。 LT稱為試燈輸入端。稱為試燈輸入端。作輸出端運(yùn)用時(shí)，受控于作輸出端運(yùn)用時(shí)，受控于RBI。當(dāng)。當(dāng)RBI=0，輸入為，輸入為0的二進(jìn)的二進(jìn)制碼制碼0000時(shí)，時(shí)，RBO=0，用以指示該片正處于滅零形狀。，用以指示該片正處于滅零形狀。所以，所以，RBO 又稱為滅零輸出端。又稱為滅零輸出端。作輸入運(yùn)用時(shí)，假設(shè)作輸入運(yùn)用時(shí)，假設(shè)BI=0時(shí)，不論其他輸入端為何值，時(shí)，不論其他輸入端為何值，ag均輸出均輸出0

26、，顯示器全滅。因此，顯示器全滅。因此BI稱為滅燈輸入端。稱為滅燈輸入端。1 1 1 1 1 1 00 1 1 0 0 0 0 1 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 0 1 1 1 1 1 1 11 1 1 0 0 1 10 0 0 1 1 0 10 0 1 1 0 0 10 1 0 0 0 1 11 0 0 1 0 1 0 0 0 0 1 1 1 10 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 01 1 1 1 1 1 1a b c d e f g輸

27、輸 出出1111111111111111001 BI/RBO輸入輸入/輸出輸出0123456789101112131415滅燈滅燈滅零滅零試燈試燈功能功能輸入輸入1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 00 LT RBI顯示顯示字形字形輸輸 入入0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 0 0 0 0 A3 A2 A1 A0 七段顯示譯碼器七段顯示譯碼器74487448的功的功能表能

28、表具有無(wú)效具有無(wú)效0消隱功能的多位數(shù)碼顯示系統(tǒng)消隱功能的多位數(shù)碼顯示系統(tǒng) 將將BI/RBO和和RBI配合運(yùn)用，可以實(shí)現(xiàn)多位數(shù)顯示時(shí)的配合運(yùn)用，可以實(shí)現(xiàn)多位數(shù)顯示時(shí)的“無(wú)效無(wú)效0消隱功能。消隱功能。小數(shù)點(diǎn)小數(shù)點(diǎn)整數(shù)部分只需高位是零，而且被熄滅的時(shí)候，低位才有滅零信號(hào)；整數(shù)部分只需高位是零，而且被熄滅的時(shí)候，低位才有滅零信號(hào)；小數(shù)部分只需低位是零，而且被熄滅的時(shí)候，高位才有滅零信號(hào)；小數(shù)部分只需低位是零，而且被熄滅的時(shí)候，高位才有滅零信號(hào)；ARBO0A32agRBIA1AARBO0A32agRBIA1A1ARBOagARBOAA012A32agRBI3RBIAA10AARBO0A32agRBIA1

29、A1ARBO0A32agA1ARBIRBOA AA1A23ag0RBI0 0A A1AagRBI02A3RBO0 0四、譯碼器的運(yùn)用四、譯碼器的運(yùn)用1、用譯碼器作數(shù)據(jù)分配器、用譯碼器作數(shù)據(jù)分配器例如：用2線4線譯碼器作數(shù)據(jù)分配器：A1A0端：地址碼輸入端：地址碼輸入端端S 端：端： 數(shù)據(jù)數(shù)據(jù)D的輸入端的輸入端Y3 Y0： 數(shù)據(jù)輸出端數(shù)據(jù)輸出端把數(shù)據(jù)D=1010依次加在 S 端，1 01 1 1 11 0 1 11 0 1 11 1 1 10 00 11 01 1A1 A0地址碼 輸出輸出Y2=DY0=DY1 10 01 10 0例如：令地址碼A1A0=10 結(jié)果只需 Y2=1010功能表功能表

30、DY3 Y2 Y1Y0A0A1SY1=DY3=D2、用譯碼器產(chǎn)生恣意邏輯函數(shù)、用譯碼器產(chǎn)生恣意邏輯函數(shù)n線線2n線的譯碼器，可產(chǎn)生不多于線的譯碼器，可產(chǎn)生不多于n個(gè)變量的個(gè)變量的恣意邏輯函數(shù)。恣意邏輯函數(shù)。1方法步驟方法步驟2留意留意 控制端的條件要滿足。函數(shù)變量的權(quán)位應(yīng)與所用譯碼器輸入代碼的權(quán)位相對(duì)應(yīng)；函數(shù)變量的權(quán)位應(yīng)與所用譯碼器輸入代碼的權(quán)位相對(duì)應(yīng)； 所用譯碼器輸出1有效時(shí)，輸出端應(yīng)附加或門； 把原函數(shù)化為最小項(xiàng)之和方式；把原函數(shù)化為最小項(xiàng)之和方式；根據(jù)函數(shù)的變量數(shù) n ， 確定用n線2n線譯碼器；所用譯碼器輸出0有效時(shí)，輸出端應(yīng)附加與非門。假設(shè)用圖示輸出1有效的3線8線譯碼器產(chǎn)生此函數(shù)，

31、那么應(yīng)將Z式變?yōu)槿缦路绞剑杭僭O(shè)用輸出0有效的3線8線譯碼器74LS產(chǎn)生此函數(shù)，例例1：用譯碼器產(chǎn)生：用譯碼器產(chǎn)生 Z=ABC+AB解：解：1ZA AB BC C1 1譯碼器輸出端附加或門即可。譯碼器輸出端附加或門即可。那么應(yīng)將Z式變?yōu)槿缦路绞剑鹤g碼器輸出端附加與非門即可。譯碼器輸出端附加與非門即可。Z=ABC+ABC+ABC =m0+m6+m7 Y0+Y6+Y7Z=m0+m6+m7Z=m0+m6+m7= m0 m6 m7Y0 Y6 Y7Y7Y6Y5Y4Y3Y2Y1Y0SA2 A1A074LSY7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2 A1A0ZA A B B C C1 1&例例2

32、： 用一片用一片74LS實(shí)現(xiàn)實(shí)現(xiàn) 1位位全加器的邏輯功能全加器的邏輯功能銜接線路如圖。例例3： 用用1片片74LS實(shí)現(xiàn)實(shí)現(xiàn) 1位全加器的邏輯功能。位全加器的邏輯功能。先將雙2線4線銜接成3線8線 譯碼器，再產(chǎn)生題示邏輯功能。7421mmmmCIBAS+=、知1位全加器的邏輯表達(dá)式為74LSY7Y6Y5Y4Y3Y2Y1Y0S2S3S1A2 A1A0&1 1A B CISCO74LSY13Y12Y11Y10Y23Y22Y21Y20A20A21S2A10A11S2&1AB CISCO7653mmmmCIBACo+=、練習(xí)練習(xí)1、用兩片、用兩片74LS擴(kuò)展為擴(kuò)展為4線線16線譯碼器。線

33、譯碼器。12AA01A3AS174LS(2)0A1A2A91410ZZZZ12Z13Z11Z155Y7YY YYY543016YYZ8S2S31S74LS(1)A1A2A00162ZZZZ4Z5ZZ3Z72Y7YY YYY543016YY2S3S0練習(xí)練習(xí)2、 試用譯碼器和門電路實(shí)現(xiàn)邏輯函數(shù)：試用譯碼器和門電路實(shí)現(xiàn)邏輯函數(shù)：ACBCABL+=ABCCABCBABCAL+=7653mmmm解：將邏輯函數(shù)轉(zhuǎn)換成最小項(xiàng)表達(dá)式，解：將邏輯函數(shù)轉(zhuǎn)換成最小項(xiàng)表達(dá)式，再轉(zhuǎn)換成與非再轉(zhuǎn)換成與非與非方式。與非方式。用一片用一片74LS74LS加一個(gè)與非門加一個(gè)與非門就可實(shí)現(xiàn)該邏輯函數(shù)。就可實(shí)現(xiàn)該邏輯函數(shù)。=m3

34、+m5+m6+m7=L&1S0A74LSS2312ASAY1YYY2YYY73Y4560ABC100 練習(xí)3、 某組合邏輯電路的真值表如表4.2.2所示，試用譯碼器和門電路設(shè)計(jì)該邏輯電路。解：寫出各輸出的最小項(xiàng)表解：寫出各輸出的最小項(xiàng)表達(dá)式，再轉(zhuǎn)換成與非達(dá)式，再轉(zhuǎn)換成與非與與非方式非方式:ABCCBACBACBAL+=74217421mmmmmmmm=+=CABCBABCAF+=653653mmmmmm=+=CABCBACBACBAG+=64206420mmmmmmmm=+= 用一片用一片74LS加三個(gè)與非門就可實(shí)加三個(gè)與非門就可實(shí)現(xiàn)該組合邏輯電路?，F(xiàn)該組合邏輯電路?？梢姡米g碼器實(shí)現(xiàn)

35、多輸出邏輯可見，用譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù)時(shí)，優(yōu)點(diǎn)更明顯。函數(shù)時(shí)，優(yōu)點(diǎn)更明顯。653653mmmmmm=+=ABCCBACBACBAL+=74217421mmmmmmmm=+=CABCBABCAF+=CABCBACBACBAG+=64206420mmmmmmmm=+=3121YSYY74LSA005Y2SSY71YY2Y4A6A3ABC100FGL&3-3-3 3-3-3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器數(shù)據(jù)選擇器的根本概念及任務(wù)原理數(shù)據(jù)選擇器的根本概念及任務(wù)原理數(shù)據(jù)選擇器的功能是根據(jù)地址選擇碼從一組數(shù)據(jù)中選擇數(shù)據(jù)選擇器的功能是根據(jù)地址選擇碼從一組數(shù)據(jù)中選擇 某個(gè)數(shù)據(jù)輸出。某個(gè)數(shù)據(jù)輸出。1DD0Y

36、n n位地址選擇信號(hào)位地址選擇信號(hào)D2-1數(shù)據(jù)選擇器表示圖數(shù)據(jù)選擇器表示圖圖圖3.3.13.3.1數(shù)數(shù)數(shù)數(shù)據(jù)據(jù)據(jù)據(jù)輸輸輸輸出出入入n其功能類似于其功能類似于單刀多擲開關(guān)單刀多擲開關(guān)地址碼地址碼二、輸出表達(dá)式二、輸出表達(dá)式D20 00 11 01 1D0D1D3 A1 A0Y一、真值表一、真值表Y= A1A0 D0 +A1A0 D1+A1A0D2 +A1A0 D30 101 0 10 001 0 1 1 001 0 1 0 10S1 1A1 A0輸輸 出出輸輸 入入010 1 YD3 D2 D1 D0 ()S四、邏輯符號(hào)附加控制端四、邏輯符號(hào)附加控制端A1A0四選一D3 D2 D1D0SYS=1

37、時(shí)，選擇器被制止，輸出被封鎖為低電平；S=0時(shí)，選擇器任務(wù)。A1A0的形狀決議了與的形狀決議了與-或門中哪個(gè)與門被接通；或門中哪個(gè)與門被接通；三、邏輯電路圖三、邏輯電路圖1Y&A11A01D3D3D2D2D1D1D0D0思索：思索：S S如何如何實(shí)現(xiàn)？實(shí)現(xiàn)？常用集成四選一數(shù)據(jù)選擇器有常用集成四選一數(shù)據(jù)選擇器有74LS15374LS153，內(nèi)含雙四選一電路。，內(nèi)含雙四選一電路。八選一數(shù)據(jù)選擇器有三位地址碼八選一數(shù)據(jù)選擇器有三位地址碼A2A1A0 A2A1A0 可在八位數(shù)據(jù)可在八位數(shù)據(jù)D7 D0D7 D0選擇某一位選擇某一位(74LS152(74LS152參看教材例題參看教材例題) )。五

38、、五、 數(shù)據(jù)選擇器功能的擴(kuò)展數(shù)據(jù)選擇器功能的擴(kuò)展例：試用一片雙四選一數(shù)據(jù)選擇器例：試用一片雙四選一數(shù)據(jù)選擇器74LS153 74LS153 組成一個(gè)八選一數(shù)據(jù)選擇器。組成一個(gè)八選一數(shù)據(jù)選擇器。解：銜接線路如圖解：銜接線路如圖1A21Y當(dāng)A2=0時(shí)，(1)部分電路任務(wù)，可在D0 D3 種選擇某個(gè)數(shù)據(jù)；12A1A0D7D6D5D4D3D2D1D074LS153D22D20D12D10D23D21S2D13D11S1Y2Y1A1 A0可在D4 D7中選擇某個(gè)數(shù)據(jù)。當(dāng)A2=1時(shí)，(2)部分電路任務(wù)，六、數(shù)據(jù)選擇器的運(yùn)用六、數(shù)據(jù)選擇器的運(yùn)用具有n位地址碼的數(shù)據(jù)選擇器，可以產(chǎn)生不多于n+1個(gè)變量的恣意邏輯

39、函數(shù)。解：四選一數(shù)據(jù)選擇器的輸出表達(dá)式為：解：四選一數(shù)據(jù)選擇器的輸出表達(dá)式為：例例1： 用四選一數(shù)據(jù)選擇器產(chǎn)生三變量的用四選一數(shù)據(jù)選擇器產(chǎn)生三變量的 邏輯函數(shù)邏輯函數(shù) Z=ABC+ABC+ABY=A1A0D0 +A1A0D1 +A1A0D2 +A1A0D3v 將 Z 式寫成與 Y 式完全對(duì)應(yīng)的方式：v 對(duì)照 Z 式與 Y 式知，只需令：Z =根據(jù)替根據(jù)替代關(guān)系代關(guān)系銜接線銜接線路路A1A0D3 D2 D1D0SYABC+ AB0+ AB C+ AB1ABC11ZA1=A，A0=B，D0=C，D1=0，D2=C，D3=1數(shù)據(jù)選擇器的輸出函數(shù)就是數(shù)據(jù)選擇器的輸出函數(shù)就是 Z 式所表示的邏輯函數(shù)式所

40、表示的邏輯函數(shù)例例2. 試用試用4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器MUX實(shí)現(xiàn)交通訊號(hào)燈監(jiān)視實(shí)現(xiàn)交通訊號(hào)燈監(jiān)視電路。電路。解：分析詳見教材解：分析詳見教材P165例例4.2.2。寫出邏輯函數(shù)式：寫出邏輯函數(shù)式：RAGGRAGARAGRGARZ+=)(1)()()(AGGARGARGARZ+=R：A：G：寫成數(shù)據(jù)選擇的規(guī)范式：寫成數(shù)據(jù)選擇的規(guī)范式：A1=A，A0=GD0= RD1=D2=RD3=1A G1RZ1 SA3DD12DY1D0A04 4選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器Y=A1A0D0 +A1A0D1 +A1A0D2 +A1A0D3例例3. 試用試用4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器MUX設(shè)計(jì)舉重裁判電

41、路。設(shè)計(jì)舉重裁判電路。解：解：寫出邏輯函數(shù)式為：寫出邏輯函數(shù)式為：Y=(AB)C+(AB)1Y=ABC+ABC+ABC=ABC+ABA1=A，A0=BD2= CD0=D1=0D3=1A G1Y SA3DD12DY1D0A04選1數(shù)據(jù)選擇器C0例例4. 教材教材P190例例4.3.6自學(xué)自學(xué)Y=A1A0D0 +A1A0D1 +A1A0D2 +A1A0D33-3-4 3-3-4 加法器加法器加法器是構(gòu)成計(jì)算機(jī)中算術(shù)運(yùn)算加法器是構(gòu)成計(jì)算機(jī)中算術(shù)運(yùn)算電路的根本單元。電路的根本單元。一、一、1位加法器位加法器1、1位半加器位半加器真值表真值表輸出邏輯表達(dá)式輸出邏輯表達(dá)式邏輯圖邏輯圖S=AB+AB=ABC

42、O=AB0 00 11 01 100101001A BSCO A BSCO邏輯符號(hào)邏輯符號(hào)=1AB&SCO只能將兩個(gè)只能將兩個(gè)1 1位二進(jìn)制數(shù)相加，位二進(jìn)制數(shù)相加，不能將低位的進(jìn)位信號(hào)納入計(jì)算不能將低位的進(jìn)位信號(hào)納入計(jì)算的加法器稱為的加法器稱為1 1位半加器。位半加器。輸 入輸 出2、1位全加器位全加器能將低位的進(jìn)位信號(hào)納入計(jì)算的能將低位的進(jìn)位信號(hào)納入計(jì)算的加法器稱為全加器加法器稱為全加器輸入輸入輸出輸出A B CIA B CICO SCO SICBAmmmmS=+=7421IIOACBCABmmmmC+=+=7653CO CIA BS0 0 00 0 10 1 00 1 11 0 0

43、1 0 11 1 01 1 11位全加器真值表位全加器真值表:1位全加器輸出表達(dá)式：位全加器輸出表達(dá)式：邏輯符號(hào)：邏輯符號(hào)：0010100110010111邏輯圖邏輯圖: 雙全加器74LS183 a1/2邏輯圖 b圖形符號(hào)二、多位加法器二、多位加法器兩個(gè)多位數(shù)相加時(shí)，可采用全加器級(jí)聯(lián)的方式來(lái)實(shí)現(xiàn)，兩個(gè)多位數(shù)相加時(shí)，可采用全加器級(jí)聯(lián)的方式來(lái)實(shí)現(xiàn)，即把低位的進(jìn)位輸出接到相鄰高位的進(jìn)位輸入端，即把低位的進(jìn)位輸出接到相鄰高位的進(jìn)位輸入端，1、串行進(jìn)位加法器、串行進(jìn)位加法器4位串行進(jìn)位加法器：位串行進(jìn)位加法器：10011101111例如做14+7的運(yùn)算：=101012 = 16+4+1 =21100 0

44、1 11 11 10 0(1110)2+(0111)20CO CIA BSCO CIA BSCO CIA BSCO CIA BS2、超前進(jìn)位加法器、超前進(jìn)位加法器由于進(jìn)位是逐級(jí)進(jìn)展的，故串行進(jìn)位運(yùn)算速度慢，但其電路由于進(jìn)位是逐級(jí)進(jìn)展的，故串行進(jìn)位運(yùn)算速度慢，但其電路構(gòu)造簡(jiǎn)單，適宜在運(yùn)算速度要求不高的場(chǎng)所運(yùn)用；構(gòu)造簡(jiǎn)單，適宜在運(yùn)算速度要求不高的場(chǎng)所運(yùn)用；用超前進(jìn)位法可提高運(yùn)算速度，常用用超前進(jìn)位法可提高運(yùn)算速度，常用4位超前進(jìn)位加法器有位超前進(jìn)位加法器有74LS283等。等。超前進(jìn)位信號(hào)的產(chǎn)生原理超前進(jìn)位信號(hào)的產(chǎn)生原理第第i位的進(jìn)位輸入信號(hào)位的進(jìn)位輸入信號(hào)(CI)i一定能由一定能由Ai-1Ai-

45、2A0和和Bi-1Bi-2B0獨(dú)獨(dú)一確定，因此可以經(jīng)過邏輯電路先得出每一位全加器的進(jìn)位輸入信一確定，因此可以經(jīng)過邏輯電路先得出每一位全加器的進(jìn)位輸入信號(hào)。號(hào)。從全加器真值表從全加器真值表得，產(chǎn)生進(jìn)位輸出信號(hào)的兩種情況：得，產(chǎn)生進(jìn)位輸出信號(hào)的兩種情況：AB=1時(shí)，時(shí)，Co=1A+B=1且且CI=1時(shí)，時(shí)，Co=1 (Co)i=AiBi+(Ai+Bi)(CI)i又由于又由于CI直接傳送到直接傳送到Co,即：即：(CI)i=(Co)i-1 iiiBAG =iiiBAP+=進(jìn)位生成項(xiàng)進(jìn)位生成項(xiàng)進(jìn)位傳送條件進(jìn)位傳送條件iiiiiiiiiCIPGCIBABACo)()()(+=+=進(jìn)位表達(dá)式進(jìn)位表達(dá)式ii

46、iiCIPGCo)()(+=1)(+=iiiCoPG)(111+=iiiiiCIPGPG)(22211+=iiiiiiiiCIPGPPGPG )(01011211CoPPPGPPPGPPGPGiiiiiiiiii+=iiiiCIBAS)(=和表達(dá)式和表達(dá)式1)()(=iiCoCIB3B2B1B0A3A2A1A0S3 S2 S1 S0CICO74LS283不片接時(shí)不片接時(shí), ,芯片芯片74LS28374LS283的的CICI端應(yīng)接端應(yīng)接低電平。低電平。邏輯圖：邏輯圖： 加法只需三級(jí)門電路的傳輸延加法只需三級(jí)門電路的傳輸延遲，進(jìn)位輸出信號(hào)僅需一級(jí)非門和遲，進(jìn)位輸出信號(hào)僅需一級(jí)非門和一級(jí)與或非門的傳

47、輸延遲，但電路一級(jí)與或非門的傳輸延遲，但電路相當(dāng)復(fù)雜。相當(dāng)復(fù)雜。邏輯符號(hào)：邏輯符號(hào)：三、加法器的運(yùn)用三、加法器的運(yùn)用加法器常用來(lái)進(jìn)展代碼轉(zhuǎn)換。加法器常用來(lái)進(jìn)展代碼轉(zhuǎn)換。余余 3 碼碼8421BCD碼碼74LS283B3B2B1B0A3A2A1A0S3 S2 S1 S0C ICO0 0 1 1 修正值修正值用一片用一片74LS283把把 8421BCD碼轉(zhuǎn)換成余碼轉(zhuǎn)換成余3碼。碼。解：余3碼 = 8421BCD + 0011所以：如圖銜接即可。例例1：順應(yīng)條件：要產(chǎn)生的邏輯函數(shù)能化成輸入變量與輸入變量，順應(yīng)條件：要產(chǎn)生的邏輯函數(shù)能化成輸入變量與輸入變量， 或輸入變量與常量的相加方式?；蜉斎胱兞颗c

48、常量的相加方式。思索：用一片思索：用一片74LS283把余把余3碼碼轉(zhuǎn)換成轉(zhuǎn)換成8421BCD碼？碼？用一片用一片74LS283,附加必要的門電路附加必要的門電路 將將8421BCD碼轉(zhuǎn)換成碼轉(zhuǎn)換成2421BCD 碼。碼。例例2： 1、真值表設(shè)計(jì)一覽表、真值表設(shè)計(jì)一覽表74LS283的輸入的輸入74LS283的輸出的輸出8421BCDA3A2A1A0修正值B3B2B1B02421BCDS3 S2 S1 S00 0 0 00 0 0 00 0 0 10 0 0 10 0 1 00 0 1 00 0 1 10 0 1 10 1 0 00 1 0 00 1 0 10 1 0 10 1 1 00 1

49、1 00 1 1 10 1 1 11 0 0 01 0 0 01 0 0 11 0 0 10 0 0 00 0 0 00 0 0 10 0 0 10 0 1 00 0 1 00 0 1 10 0 1 10 1 0 00 1 0 01 0 1 11 0 1 11 1 0 01 1 0 01 1 0 11 1 0 11 1 1 01 1 1 01 1 1 11 1 1 10 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 1 1 00 1 1 00 1 1 00 1 1 00 1 1 00 1 1 00 1

50、 1 00 1 1 00 1 1 00 1 1 0解：解：2、修正電路的設(shè)計(jì)、修正電路的設(shè)計(jì)察看修正值可知：B3=0； B0=0；B2 =B1 =A3A2A1A0A3A2A1A0 m5+m6+m7+m8+m9約束項(xiàng)：m10+m11+m12+m13+m14 +m15 =03、修正電路輸出邏輯表達(dá)式、修正電路輸出邏輯表達(dá)式知:B2=B1=m5+m6+m7+m8+m9m10+m11+m12+m13+m14 +m15 =0B2=B1A1A0A3A200 01 11 100 0 0 01 1 101 1X X X XX X00011110B2=B1=A3+ A2A0 + A2A18421BCD碼碼修正值

51、2421BCD碼碼1&B2=B1=A3+ A2A0 + A2A174LS283B3B2B1B0A3A2A1A0S3 S2 S1 S0C ICO銜接線路銜接線路3-3-5 3-3-5 數(shù)值比較器數(shù)值比較器一、一、1位數(shù)值比較器位數(shù)值比較器1、真值表、真值表2、輸出邏輯表達(dá)式、輸出邏輯表達(dá)式二、多位數(shù)值比較器二、多位數(shù)值比較器常用多位數(shù)值比較器有74LS85，它能進(jìn)展兩個(gè)4位二進(jìn)制數(shù)的比較。電路構(gòu)造不同，擴(kuò)展端的用法就能夠不同，運(yùn)用時(shí)應(yīng)加以留意。YAB=AB3、邏輯圖、邏輯圖YA=B=AB+AB不進(jìn)展片接時(shí)，其擴(kuò)展端應(yīng)滿足：100100100100=YAB=AB+ABY(A=B)11A B

52、Y(AB)0 00 11 01 1&11&Y(AB)Y(AB)74LS85Y(AB)I(AB)B3B2B1B0A3A2A1A0I(AB)=011AB3-4 3-4 組合邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn)景象組合邏輯電路的競(jìng)爭(zhēng)冒險(xiǎn)景象3-4-1 3-4-1 競(jìng)爭(zhēng)競(jìng)爭(zhēng)冒險(xiǎn)景象及其成冒險(xiǎn)景象及其成因因前面分析組合邏輯電路的功能時(shí)，都假定輸入信號(hào)處于前面分析組合邏輯電路的功能時(shí)，都假定輸入信號(hào)處于穩(wěn)定形狀靜態(tài)；假設(shè)輸入信號(hào)處于跳變形狀動(dòng)態(tài)，穩(wěn)定形狀靜態(tài)；假設(shè)輸入信號(hào)處于跳變形狀動(dòng)態(tài)，且門電路的傳輸延遲時(shí)間且門電路的傳輸延遲時(shí)間 tpd 不能忽略時(shí)，組合邏輯電路就不能忽略時(shí)，組合邏輯電路就有能夠產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)有能夠產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)景象。景象。 競(jìng)爭(zhēng)冒險(xiǎn)由于延遲時(shí)間的存在，當(dāng)一個(gè)輸入信號(hào)經(jīng)過多條途徑傳送后又重新會(huì)合到某個(gè)門上，由于不同途徑上門的級(jí)數(shù)不同，導(dǎo)致到達(dá)會(huì)合點(diǎn)的時(shí)間有先有后，從而產(chǎn)生 瞬間的錯(cuò)誤輸出。結(jié)果，在結(jié)果，在t1t2 時(shí)間內(nèi)，電路輸時(shí)間內(nèi)，電路輸出