ARM與FPGA的接口實(shí)現(xiàn)

1、6C H A P T E R基于基于SOPC的嵌的嵌入式系統(tǒng)開發(fā)入式系統(tǒng)開發(fā)提 要q1. SOPC概述q2. FPGA的嵌入式處理器q3. SOPC開發(fā)工具及開發(fā)流程q4. 嵌入式系統(tǒng)應(yīng)用實(shí)例u可編程片上系統(tǒng)芯片SOPC（System On a Programmable Chip）是Altera公司于2000年提出的一種靈活高效的SOC解決方案，SOPC利用可編程邏輯技術(shù)把整個(gè)電子系統(tǒng)集成在一個(gè)單片上，是一種特殊的嵌入式系統(tǒng)芯片。u與可編程邏輯器件一樣，SOPC的設(shè)計(jì)也僅需完成前端設(shè)計(jì)，故其設(shè)計(jì)投入比較少，設(shè)計(jì)方法靈活，SOPC的系統(tǒng)功能可裁減、易擴(kuò)充，結(jié)合了SOC和CPLD、FPGA的優(yōu)點(diǎn)。

2、u作為一種系統(tǒng)級(jí)芯片，SOPC具有低的設(shè)計(jì)成本和開發(fā)風(fēng)險(xiǎn)，從而獲得廣泛的應(yīng)用。 1 SOPC概述u傳統(tǒng)數(shù)字系統(tǒng)設(shè)計(jì)：vFPGA和處理器分離；vFPGA（數(shù)字系統(tǒng)的接口、控制、邏輯控制和復(fù)雜數(shù)字信號(hào)處理或數(shù)據(jù)處理算法的協(xié)處理）；v電路規(guī)模較大、設(shè)計(jì)復(fù)雜，功耗較高、保密性也較差。 uFPGA工藝的發(fā)展使FPGA的容量愈來愈大，一款低端FPGA就可能具有比幾年前最高端FPGA更大的容量和資源。u容量的增加和性能的提升允許在FPGA內(nèi)部實(shí)現(xiàn)硬核或軟核處理器，從而實(shí)現(xiàn)更高的系統(tǒng)集成度。1 SOPC概述n SOPCSOPC具有如下特點(diǎn)：具有如下特點(diǎn)：n1至少包含一個(gè)嵌入式處理器內(nèi)核。n2具有一定容量的片內(nèi)

3、高速RAM。n3具有足夠的片上可編程邏輯資源。n4。具有處理器調(diào)試接口和編程接口。1 SOPC概述u各主流FPGA廠商都在FPGA產(chǎn)品中提供了嵌入式硬核或軟核處理器的支持2 FPGA的嵌入式處理器2 FPGA的嵌入式處理器-軟核 Nios/Nios2Nios/Nios2 由Altera 公司推出，Nios 出現(xiàn)于2000 年，專門針對(duì)Altera 的FPGA 進(jìn)行了優(yōu)化，是一種可配置的16/32 位RISC 處理器，采用5 級(jí)流水線，哈佛結(jié)構(gòu);MicroBlazeMicroBlaze 是Xilinx 公司推出的32 位、哈佛結(jié)構(gòu)的RISC處理器，專門針對(duì)Xilinx 的FPGA 進(jìn)行了優(yōu)化，主

4、要應(yīng)用于網(wǎng)絡(luò)、電信、數(shù)據(jù)通信、嵌入式和消費(fèi)市場(chǎng)的復(fù)雜系統(tǒng)。MicroBlaze 使用32 位指令集，3 級(jí)流水，有32 個(gè)32 位的通用寄存器，可選的硬件乘法器，不支持用戶自定義指令、協(xié)處理器、Cache、MMU，外部總線主要使用IBM的CoreConnect標(biāo)準(zhǔn)。2 FPGA的嵌入式處理器Leon2Leon3Leon2Leon3 由Jiri Gaisle 個(gè)人開發(fā)，受到歐洲航天局工作的支持。Leon2 使用VHDL 描述，分為兩個(gè)版本：標(biāo)準(zhǔn)版和容錯(cuò)(Fault Tolerant)版。標(biāo)準(zhǔn)版是一種開源的軟核，使用GNU LGPL 授權(quán)協(xié)議，可以免費(fèi)地應(yīng)用于研究、教學(xué)和商業(yè)目的。OpenRISC

5、1200OpenRISC1200 是OpenRISC 系列RISC 處理器內(nèi)核的一員。OpenRISC 是由OpenCores 組織負(fù)責(zé)開發(fā)和維護(hù)的，免費(fèi)、開源的RISC 處理器內(nèi)核家族。OpenRISC 包括OpenRISC1000 和OpenRISC2000 兩個(gè)體系。2 FPGA的嵌入式處理器-軟核u是否需要在FPGA中嵌入處理器？vFPGA適合用于邏輯控制、接口控制、規(guī)則數(shù)據(jù)處理，設(shè)計(jì)具有復(fù)雜算法和邏輯控制系統(tǒng)時(shí)，需要結(jié)合使用嵌入式處理器v對(duì)系統(tǒng)集成度要求較高，將處理器嵌入FPGA能最大限度地提高系統(tǒng)集成度，降低系統(tǒng)設(shè)計(jì)復(fù)雜度，加快上市時(shí)間。v對(duì)需求變化提供較大的靈活性，在FPGA中嵌

6、入處理器較為合適。FPGA與芯片處理器的結(jié)合的優(yōu)點(diǎn)是無須重做一塊新PCB或采用新的處理器就能夠?qū)?、硬件進(jìn)行調(diào)試，對(duì)變更進(jìn)行測(cè)試。2 FPGA的嵌入式處理器u選擇軟核處理器還是硬核處理器？v對(duì)處理器的性能要求不高（僅要求幾個(gè)到一兩百個(gè)DMIPS，采用不多的FPGA資源就可以，則采用嵌入軟核處理器是合適的選擇。v需要數(shù)據(jù)、協(xié)議處理能力超過300DMIPS，且難以由多個(gè)處理器分擔(dān)，則采用1,100MIPS的高性能PowerPC嵌入硬核處理器較合適。vFPGA中嵌入的處理器應(yīng)當(dāng)與FPGA及其所面向的市場(chǎng)、應(yīng)用需求相匹配。在中低性能FPGA中采用MicroBlaze、Nios/NiosII等軟核處理器

7、，在高性能平臺(tái)FPGA中采用PowerPC高性能硬核處理器。例如采用Spartan3 FPGA中的MicroBlaze軟核處理器實(shí)現(xiàn)中低復(fù)雜度系統(tǒng)控制和低速協(xié)議處理，采用Vitex-5 FXT平臺(tái)FPGA中的PowerPC440實(shí)現(xiàn)大批量的數(shù)據(jù)處理和復(fù)雜的高速網(wǎng)絡(luò)協(xié)議處理。2 FPGA的嵌入式處理器u選擇通用處理器還是專用處理器？v在性能均等的情況下，采用專用處理器還是通用的ARM、PowerPC處理器，主要取決于對(duì)工具包的支持情況和對(duì)可移植性的需求。 v為有效實(shí)現(xiàn)與FPGA邏輯的整合，專用處理器一般需要廠商自己提供的編譯、仿真、調(diào)試工具。如果集成ARM、PowerPC等通用處理器則可以更多地

8、采用GCC、GDB等通用開發(fā)工具。通用處理器也具有更廣泛的開發(fā)社區(qū)支持，具有更豐富、更成熟的資源。 v從可移植性的角度，通用處理器也要優(yōu)于專用軟核處理器。以前采用ARM、PowerPC等外置通用處理器的系統(tǒng)設(shè)計(jì)可以輕松地移植到FPGA內(nèi)部的嵌入處理器。當(dāng)采用FPGA的系統(tǒng)設(shè)計(jì)達(dá)到一定量后需轉(zhuǎn)化為ASIC時(shí)，通用嵌入處理器也更容易轉(zhuǎn)化，因?yàn)榇蟮木гS一般都有ARM7/9、PowerPC的工藝庫。 2 FPGA的嵌入式處理器uFPGA中的處理資源的快速增長(zhǎng)促進(jìn)了設(shè)計(jì)方法學(xué)的變化u從新的系統(tǒng)設(shè)計(jì)觀點(diǎn)角度重新考慮嵌入式系統(tǒng)中FPGA與嵌入式處理器的相互關(guān)系，可以更好地滿足復(fù)雜系統(tǒng)對(duì)性能、電路設(shè)計(jì)、

9、功耗、保密性方面的苛刻要求。u將FPGA看作數(shù)字系統(tǒng)集成的平臺(tái)，統(tǒng)一考慮接口、邏輯控制、協(xié)處理和系統(tǒng)控制，統(tǒng)一考慮硬件邏輯處理和軟件邏輯，統(tǒng)一考慮FPGA中的硬件開發(fā)和軟件開發(fā)，并根據(jù)系統(tǒng)需要做出合理的平衡。 2 FPGA的嵌入式處理器QUARTUS II+ SOPC Builder+ Nios II IDE3 SOPC開發(fā)工具及開發(fā)流程EDK(XPS+SDK)+ ISE參考書參考書基于基于EDKEDK的的FPGAFPGA嵌入嵌入式系統(tǒng)開發(fā)式系統(tǒng)開發(fā)4 嵌入式系統(tǒng)應(yīng)用實(shí)例4.1 基于Altera公司的Excalibur系列芯片的EPXA10開發(fā)板4.1.1 Excalibur系列芯片內(nèi)部結(jié)構(gòu)

10、4.1.2 ARM-ARM922Tu工作頻率最高可達(dá)200MHz；u采用5級(jí)流水線，指令執(zhí)行效率更高；u提供1.1MIPS/MHz的哈佛總線結(jié)構(gòu)；u支持32位ARMv4T指令集和16位Thumb擴(kuò)展指令集；u支持32位AMBA總線接口，便于外部擴(kuò)充；u具有全性能的內(nèi)存管理單元（MMU），支持Windows CE、Linux、Palm OS等多種主流嵌入式操作系統(tǒng)；u具有8K的指令緩存和8K數(shù)據(jù)緩存，能實(shí)現(xiàn)更高效的指令和數(shù)據(jù)處理；u支持C語言和匯編語言編程。4.1.3 FPGAu查找表（LUT）邏輯,u乘積項(xiàng)（Product-Term）邏輯,u嵌入式增強(qiáng)型存儲(chǔ)器，u可以嵌入大量的MegaCore

11、、 AMPP函數(shù)和IP核,u最高工作頻率可達(dá)100MHz,u非常適于片上可編程系統(tǒng)（SOPC）設(shè)計(jì) 4.1.4 先進(jìn)的存儲(chǔ)支持 u集成了2塊SRAM和1或2塊DPRAM SRAM的容量為216Kbytes；DPRAM的容量為116Kbytes uSDRAM 控制器 用于控制片外單倍速（SDR 133MHz）/雙倍速（DDR 266MHz） SDRAM，支持容量高達(dá)512Mbytes uEBI接口 最多可外接4個(gè)存儲(chǔ)設(shè)備，如Flash存儲(chǔ)器、SRAM等，總?cè)萘扛哌_(dá) 128Mbytes 4.1.5 其它嵌入式周邊外設(shè) uUART uPLLs uTimer u中斷控制器 uWatchdog Time

12、r 4.1.6 Excalibur系列芯片支持引導(dǎo)方式 Flash引導(dǎo)配置：將設(shè)計(jì)下載到片外Flash Memory中，設(shè)計(jì)中必須包含對(duì)ARM的應(yīng)用。啟動(dòng)時(shí)需要系統(tǒng)引導(dǎo)ARM啟動(dòng)，這個(gè)任務(wù)由下載到Flash中Bootloader文件來完成。然后ARM為主動(dòng)，初始化各種寄存器、劃分地址空間以及配置FPGA邏輯。最后將程序代碼段拷貝到SRAM或SDRAM中，開始執(zhí)行用戶代碼。E2PROM引導(dǎo)配置：將設(shè)計(jì)下載到片外E2PROM中，設(shè)計(jì)中可以只包含F(xiàn)PGA部分的應(yīng)用。啟動(dòng)時(shí)FPGA為主動(dòng)，初始化各種寄存器、劃分地址空間以及配置FPGA邏輯，這時(shí)ARM處于復(fù)位狀態(tài)。配置完成后，如果有對(duì)ARM的應(yīng)用，則A

13、RM解除復(fù)位，開始執(zhí)行E2PROM中的用戶代碼。反之，ARM一直處于復(fù)位狀態(tài)。直接配置芯片：將設(shè)計(jì)通過下載線直接對(duì)芯片進(jìn)行引導(dǎo)配置，將用戶代碼下載到片內(nèi)SRAM中，配置完成直接運(yùn)行。以這種方式配置的芯片，掉電數(shù)據(jù)就會(huì)丟失。（開發(fā)調(diào)試階段常用）4.1.7 Excalibur系列芯片的通訊方式nARM作為AHB1總線的主控，直接訪問AHB1總線的從屬資源，包括SDRAM 控制器、片上SRAM、中斷控制器、定時(shí)器等。nARM作為AHB1總線的主控，通過AHB1-2 橋訪問AHB2總線上的從屬資源，包括UART、EBI、SRAM、Stripe-To-FPGA 橋等，同時(shí)通過Stripe-To-FPGA

14、橋?qū)PGA進(jìn)行訪問和控制。n FPGA通過AHB2的總線主控 FPGA-To-Stripe橋訪問AHB2總線上的從屬資源，包括SRAM、SDRAM控制器、UART等?？偩€仲裁確保了每一時(shí)刻只有一個(gè)總線主控可以啟動(dòng)數(shù)據(jù)傳輸?？偩€譯碼器用來為數(shù)據(jù)傳輸提供目標(biāo)設(shè)備的地址和片選信號(hào)。4.2 基于Altera公司的Excalibur系列芯片實(shí)現(xiàn)的圖像采集處理系統(tǒng) 4.2 基于Altera公司的Excalibur系列芯片實(shí)現(xiàn)的圖像采集處理系統(tǒng) 4.2 基于Altera公司的Excalibur系列芯片實(shí)現(xiàn)的圖像采集處理系統(tǒng) 4.2 基于Altera公司的Excalibur系列芯片實(shí)現(xiàn)的圖像采集處理系統(tǒng) 4.2 基于FPGA+ARM實(shí)現(xiàn)的星敏感器4.2.1 星敏感器的原理框圖光學(xué)系統(tǒng)星空?qǐng)D像傳感器信號(hào)處理星點(diǎn)提取導(dǎo)航星庫星圖識(shí)別姿態(tài)計(jì)算姿態(tài)4.2.2 星敏感器的相關(guān)技術(shù)u鏡頭設(shè)計(jì)u圖像傳感器選擇u圖像驅(qū)動(dòng)u圖像處理（星圖識(shí)別）鏡頭設(shè)計(jì)u焦距 u孔徑圖像傳感器選擇uCCD（電荷耦合器件） 幀間轉(zhuǎn)移型 幀轉(zhuǎn)移型 全幀型uCMO