數(shù)字量輸入輸出

1、微機(jī)原理與應(yīng)用 主講教師： 姜濤教學(xué)內(nèi)容:第一章第一章 微型計(jì)算機(jī)基礎(chǔ)微型計(jì)算機(jī)基礎(chǔ)第二章第二章 微型計(jì)算機(jī)指令系統(tǒng)微型計(jì)算機(jī)指令系統(tǒng)第三章第三章 匯編語(yǔ)言程序設(shè)計(jì)匯編語(yǔ)言程序設(shè)計(jì)第四章第四章 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器第五章第五章 數(shù)字量輸入輸出數(shù)字量輸入輸出第六章第六章 模擬量輸入輸出模擬量輸入輸出微機(jī)原理與應(yīng)用第第1 1章、微型計(jì)算機(jī)基礎(chǔ)章、微型計(jì)算機(jī)基礎(chǔ)1.31.3微型計(jì)算機(jī)系統(tǒng)的組成、分類和配置微型計(jì)算機(jī)系統(tǒng)的組成、分類和配置1.3.11.3.1微型計(jì)算機(jī)系統(tǒng)的組成微型計(jì)算機(jī)系統(tǒng)的組成4微型計(jì)算機(jī)系統(tǒng)的三個(gè)層次微處理器微處理器存儲(chǔ)器I/O接口總線 硬件系統(tǒng)軟件系統(tǒng)微微 型型計(jì)算機(jī)計(jì)算機(jī)

2、系系 統(tǒng)統(tǒng)微微 型型計(jì)算機(jī)計(jì)算機(jī)( (主機(jī)主機(jī)) )外 設(shè)ALU寄存器控制器鍵盤(pán)、鼠標(biāo)顯示器軟驅(qū)、硬盤(pán)、光驅(qū) 打印機(jī)、掃描儀系統(tǒng)軟件應(yīng)用軟件5微型計(jì)算機(jī)的概念結(jié)構(gòu)存儲(chǔ)器I/O接口輸入設(shè)備I/O接口地址總線地址總線 ABAB輸出設(shè)備CPU數(shù)據(jù)總線數(shù)據(jù)總線 DBDB控制總線控制總線 CBCBI/O接口AB: Address BusDB: Data BusCB: Control Bus6第第5 5章章數(shù)字量輸入輸出數(shù)字量輸入輸出7主要內(nèi)容：5.1概述5.2系統(tǒng)總線及接口5.3中斷控制系統(tǒng)5.4計(jì)數(shù)定時(shí)接口5.5并行輸入輸出接口5.6串行輸入輸出接口5.7直接存儲(chǔ)器存取DMA5.8高檔微機(jī)中的I/O接

3、口電路85.2系統(tǒng)總線及接口5.2.1總線概述 多個(gè)電路傳輸信號(hào)的公共通道?？偩€特性： 多信號(hào)源 分時(shí)使用 主-從設(shè)備控制接口電路的基本結(jié)構(gòu)數(shù)據(jù)線控制線狀態(tài)線DBCBAB數(shù)據(jù)輸入寄存器（or 三態(tài)門(mén)）數(shù)據(jù)輸出寄存器（鎖存器）狀態(tài)寄存器（or 三態(tài)門(mén)）命令寄存器譯碼電路控制邏輯接外設(shè)接主機(jī)105.2系統(tǒng)總線及接口5.2.1總線概述總線分級(jí)：作用范圍 片內(nèi)總線； 系統(tǒng)級(jí)總線：機(jī)箱內(nèi)，插板間的 連接總線 ISA, PCI AGP 設(shè)備級(jí)總線：機(jī)箱外，外設(shè)與計(jì) 算機(jī)間的連接總線 串口RS232，并口Centronics11微型計(jì)算機(jī)的物理結(jié)構(gòu)CPU北橋北橋南橋南橋RAMCacheAGPCRTBIOSK

4、BD，Mouse串行/并行接口HDD/CDROM(IDE)FDDUSBPCIISA前端總線/CPU總線接口卡接口卡外設(shè)總線擴(kuò)展槽北橋負(fù)責(zé)CPU和內(nèi)存、顯卡之間的數(shù)據(jù)交換,南橋負(fù)責(zé)CPU和PCI總線以及外部設(shè)備的數(shù)據(jù)交換12INTEL 845GE13個(gè)人計(jì)算機(jī)：圖中左側(cè)最長(zhǎng)的插槽為ISA插槽（黑色），中間白色的為PCI插槽，右邊棕色的插槽為AGP插槽！14主板的主要硬件構(gòu)成 CPU插座 芯片組（南北橋/HUB） 內(nèi)存插槽 高速緩存（現(xiàn)已集成到CPU內(nèi)部） 系統(tǒng)BIOS，硬件控制 CMOS，存放硬件配置參數(shù) 總線擴(kuò)展槽，PCI、ISA 串行、并行接口 軟/硬盤(pán)、光驅(qū)插座15PC/XT總線/ISA總

5、線1981年：IBM公司在PC/XT 電腦采用的系統(tǒng)總線，基于8bit的8088 處理器，稱為PC總線或者PC/XT總線。 1984年，IBM 推出基于16-bit Intel80286處理器的PC/AT 電腦，系統(tǒng)總線也相應(yīng)地?cái)U(kuò)展為16bit，并被稱呼為PC/AT 總線。 而為了開(kāi)發(fā)與IBM PC 兼容的外圍設(shè)備，行業(yè)內(nèi)便逐漸確立了以IBM PC 總線規(guī)范為基礎(chǔ)的ISA（工業(yè)標(biāo)準(zhǔn)架構(gòu)：Industry Standard Architecture ）總線。 ISA總線最大傳輸速率僅為8MB/s ，傳輸速率過(guò)低、CPU占用率高、占用硬件中斷資源等，很快使ISA總線在飛速發(fā)展的計(jì)算機(jī)技術(shù)中成為瓶頸

6、。 1988年：ISA 擴(kuò)展到32-bit，這就是著名的EISA（Extended ISA，擴(kuò)展ISA）總線。達(dá)到了32MB/s . 仍舊由于速度有限，并且成本過(guò)高，給PCI 總線給取代了。5.2.2系統(tǒng)總線標(biāo)準(zhǔn)16 PCI 總線1992年:Intel 在發(fā)布486處理器的時(shí)候，也同時(shí)提出了32-bit 的PCI（周邊組件互連）總線。 工作在33MHz 頻率，傳輸帶寬達(dá)到了133MB/s（33MHz X 32bit/8），比ISA 總線有了極大的改善，基本上滿足了當(dāng)時(shí)處理器的發(fā)展需要。目前計(jì)算機(jī)上廣泛采用的是這種32-bit、33MHz 的PCI 總線。 AGP 總線（總線（Accelerat

7、ed Graphics Port） 由于PCI 總線只有133MB/s 的帶寬，對(duì)付聲卡、網(wǎng)卡、視頻卡等絕大多數(shù)輸入/輸出設(shè)備也許顯得綽綽有余，但對(duì)于胃口越來(lái)越大的3D 顯卡卻力不從心，并成為了制約顯示子系統(tǒng)和整機(jī)性能的瓶頸。因此，PCI 總線的補(bǔ)充AGP 總線就應(yīng)運(yùn)而生了。 Intel 于1996年7月正式推出了AGP（ 加速圖形接口，Accelerated Graphics Port）接口 ，這是顯示卡專用的局部總線，工作頻率為66MHz ，1X 模式下帶寬為266MB/S，是PCI 總線的兩倍。后來(lái)依次又推出了AGP 2X 、AGP4X，現(xiàn)在則是AGP 8X ，傳輸速度達(dá)到了2.1GB/

8、S。175.2.2系統(tǒng)總線標(biāo)準(zhǔn) 國(guó)際標(biāo)準(zhǔn)化組織詳細(xì)規(guī)定連接總線的插接件的幾何尺寸、引腳排序，電路信號(hào)名稱，及其電氣特性。 外設(shè)IO設(shè)備對(duì)計(jì)算機(jī)CPU的接口= 外設(shè)IO設(shè)備對(duì)系統(tǒng)總線的接口185.2.2系統(tǒng)總線標(biāo)準(zhǔn)1、PC/XT及ISA總線PC/XT-8位ISA總線-16位EISA總線-32位195.2系統(tǒng)總線及接口5.2.3總線信號(hào)與接口的連接1、數(shù)據(jù)信號(hào)的連接 接口數(shù)據(jù)信號(hào)與系統(tǒng)數(shù)據(jù)總線按位序?qū)?yīng)連接。數(shù)據(jù)的傳送方式并行一個(gè)數(shù)據(jù)單位(通常為字節(jié))的各位同時(shí)傳送速度快、距離短、成本高串行數(shù)據(jù)按位按位進(jìn)行傳送速度慢、距離遠(yuǎn)、成本低205.2系統(tǒng)總線及接口5.2.3總線信號(hào)與接口的連接2、控制信號(hào)

9、的連接 系統(tǒng)控制總線對(duì)接口的3個(gè)控制信號(hào)： IOR輸入輸出讀信號(hào)，低電平有效 IOW輸入輸出寫(xiě)信號(hào)，低電平有效 AEN，DAMC驅(qū)動(dòng)的總線信號(hào)，高電平有效215.2系統(tǒng)總線及接口5.2.3總線信號(hào)與接口的連接3、地址信號(hào)的連接 系統(tǒng)地址總線高位地址經(jīng)譯碼產(chǎn)生片選信號(hào)與接口電路的片選端連接，決定接口的芯片地址。 系統(tǒng)地址總線低位地址與接口電路的低位地址對(duì)應(yīng)連接，產(chǎn)生片內(nèi)地址。 接口電路物理地址=芯片地址+片內(nèi)地址 （1）8088/8086 CPU的I/O端口編址方式采用I/O獨(dú)立編址方式(但地址線與存儲(chǔ)器共用)地址線上的地址信號(hào)用地址線上的地址信號(hào)用 來(lái)區(qū)分：來(lái)區(qū)分： 時(shí)為時(shí)為I/O地址地址I/

10、O操作只使用20根地址線中的16根： A15 A0可尋址的I/O端口數(shù)為64K(65536)個(gè)I/O地址范圍為0FFFFHIBM PC只使用了只使用了1024個(gè)個(gè)I/O地址(03FFH)IO/M=1IO/M （2）I/O端口地址的譯碼 、 、 A15 A0OUT指令將使總線的 信號(hào)有效IN指令將使總線的 信號(hào)有效當(dāng)接口只有一個(gè)端口時(shí)，16位地址線一般應(yīng)全部參與譯碼，譯碼輸出直接選擇該端口；當(dāng)接口具有多個(gè)端口時(shí)，則16位地址線的高位參與譯碼（決定接口的基地址），而低位則用于確定要訪問(wèn)哪一個(gè)端口。 例如：例如： 某外設(shè)接口有某外設(shè)接口有4個(gè)端口，地址為個(gè)端口，地址為2F0H2F3H，則其基地址為則

11、其基地址為2F0H，由，由A15A2譯碼得到，而譯碼得到，而A1、A0用用來(lái)確定來(lái)確定4個(gè)端口中的某一個(gè)。個(gè)端口中的某一個(gè)。IORIOWIOW IOR25接口電路的基本結(jié)構(gòu)4、接口舉例數(shù)據(jù)線控制線狀態(tài)線DBCBAB數(shù)據(jù)輸入寄存器（or 三態(tài)門(mén)）數(shù)據(jù)輸出寄存器（鎖存器）狀態(tài)寄存器（or 三態(tài)門(mén)）命令寄存器譯碼電路控制邏輯接外設(shè)接主機(jī) 數(shù)據(jù)輸入/輸出寄存器暫存輸入/輸出的數(shù)據(jù)命令寄存器存放控制命令，用來(lái)設(shè)定接口功能、工作參數(shù)和工作方式。狀態(tài)寄存器保存外設(shè)當(dāng)前狀態(tài)，以供CPU讀取。數(shù)據(jù)輸入接口必須具有三態(tài)輸出能力，以便與總線掛接必須具有三態(tài)輸出能力，以便與總線掛接外設(shè)有數(shù)據(jù)保持能力時(shí)可用三態(tài)門(mén)實(shí)現(xiàn)外

12、設(shè)無(wú)數(shù)據(jù)保持能力時(shí)用三態(tài)輸出的鎖存器實(shí)現(xiàn)數(shù)據(jù)輸出接口常用鎖存器實(shí)現(xiàn) 三態(tài)門(mén)：高電平、低電平、高阻態(tài)通常一個(gè)器件中包含8個(gè)三態(tài)門(mén)常用芯片：74LS244應(yīng)用例子：開(kāi)關(guān)接口工作波形圖如下：A0A15IOR#譯碼輸出D0D7開(kāi)關(guān)狀態(tài)地址有效304、接口舉例（1）簡(jiǎn)單輸入接口MOV DX, 218HIN AL, DX31（2）輸出接口MOV DX, 219HOUT DX, AL鎖存器：由D觸發(fā)器構(gòu)成通常一個(gè)器件包含8個(gè)D觸發(fā)器常用芯片：74LS27374LS374(具有三態(tài)輸出的鎖存器)應(yīng)用例子：發(fā)光二極管接口簡(jiǎn)單的輸出接口舉例譯碼器=1=1.+5VRD0D7CPQ0Q7.D0D7A0A15IOW#7

13、4LS273R（3）輸入/輸出接口綜合應(yīng)用例子根據(jù)開(kāi)關(guān)狀態(tài)在7段數(shù)碼管上顯示數(shù)字或符號(hào)共陽(yáng)極7段數(shù)碼管結(jié)構(gòu)用74LS273作為輸出接口，把數(shù)據(jù)送到7段數(shù)碼管74LS273的地址假設(shè)為F0H用74LS244作為輸入口，讀入開(kāi)關(guān)K0K3的狀態(tài)74LS244的地址假設(shè)為F1H當(dāng)開(kāi)關(guān)的狀態(tài)分別為00001111時(shí)，在7段數(shù)碼管上對(duì)應(yīng)顯示0F(7段碼表見(jiàn)下頁(yè)) 符號(hào)形狀7段碼.gfedcba符號(hào)形狀7段碼.gfedcba000111111801111111100000110901100111201011011A01110111301001111B01111100401100110C00111001501

14、101101D01011110601111101E01111001700000111F01110001O1 I1O2 I2O3 I3O4 I4#E1 K0K3+5VGG2AG2BCBA174LS244D0 Q0 | Q1D7 Q2 Q3 Q4CP Q5 Q6 Q7 abcdefgDP74068個(gè)反相器74LS273Rx8174LS138D0D7IOW#IOR#Y0Y1F0H = 0000 0000 1111 0000F1H = 0000 0000 1111 0001&1A7A4A15A8A3A2A1A0D0D1D2D3譯碼電路相應(yīng)程序段如下相應(yīng)程序段如下：Seg7DB3FH,06H,5BH,4

15、FH,66H,6DH,7DH,07HDB7FH,67H,77H,7CH,39H,5EH,79H,71HLEABX, Seg7；?。蝗?段碼表基地址段碼表基地址MOVAH, 0GO:MOVDX, 0F1H；開(kāi)關(guān)接口的地址為；開(kāi)關(guān)接口的地址為F1HINAL, DX；讀入開(kāi)關(guān)狀態(tài)；讀入開(kāi)關(guān)狀態(tài)ANDAL, 0FH；保留低；保留低4位位MOVSI, AX；作為；作為7段碼表的表內(nèi)位移量段碼表的表內(nèi)位移量MOVAL, BX+SI ；??；取7段碼段碼MOVDX, 0F0H；7段數(shù)碼管接口的地址為段數(shù)碼管接口的地址為F0HOUTDX, ALJMPGO37(3)簡(jiǎn)單接口舉例 計(jì)算機(jī)甲與計(jì)算機(jī)乙通過(guò)IO接口通訊38 MOV DX, CS1 IN AL, DX MOV CX, DELAYTIMECHKS: MOV DX, CS0 IN AL, DX AND AL, 1 JZ DATIN LOOP CHDATIN: MOV DX, CS1 IN AL, DX(3)簡(jiǎn)單接口舉例 計(jì)算機(jī)甲與計(jì)算機(jī)乙通過(guò)IO接口通訊395.3中斷控制系統(tǒng)5.3.1中斷的基本概念405.3中斷控制系統(tǒng)5.3.2可編程中斷控制電路415.3中斷控制