模擬集成電路設(shè)計(jì)基礎(chǔ)62MOS電流源及CMOS運(yùn)算放大器

1、 6.1 引 言 隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展， 數(shù)字化已成為信號(hào)處理的主流技術(shù)， 顯示出越來(lái)越多的優(yōu)越性。 那么， 是否模擬信號(hào)處理從此變成無(wú)用的技術(shù)而被數(shù)字技術(shù)全部代替了呢? 事實(shí)并不是這樣的， 模擬技術(shù)在某些領(lǐng)域反而“熱”了起來(lái)， 這是因?yàn)椋?自然界的物理量絕大部分都是以模擬量的形式呈現(xiàn)的， 如電、 磁、 光、 聲音、 溫度、 壓力、 流量、 速度、 加速度等， 在強(qiáng)度和時(shí)間上都具有“連續(xù)”的特性。 數(shù)字處理之前， 必須將模擬信號(hào)數(shù)字化， 即經(jīng)過(guò)模/數(shù)(A/D)變換， 將幅度和時(shí)間上連續(xù)的信號(hào)變成幅度上和時(shí)間上均為離散的信號(hào)。 但經(jīng)過(guò)數(shù)字處理以后的信號(hào)有時(shí)還需D/A變換器還原為模擬信

2、號(hào)。 因此， 在一個(gè)大系統(tǒng)中， 模擬信號(hào)處理和數(shù)字信號(hào)處理是并存的， 只是占據(jù)的比例有所不同而已。 典型的信號(hào)處理系統(tǒng)框圖如圖 6 - 1 所示。 圖 6 - 1 典型的信號(hào)處理系統(tǒng)框圖 在信號(hào)處理和傳輸中， 可能混入噪聲和干擾， 那么低噪聲放大、 弱信號(hào)放大、 預(yù)濾波等技術(shù)往往是必不可少的。 在寬帶、 高速信號(hào)處理中， 特別是光信號(hào)處理與傳輸以及射頻信號(hào)處理等領(lǐng)域中， 數(shù)字化困難較大， 所以模擬處理方法更為常用， 這也是當(dāng)前為什么模擬電路又“興旺”起來(lái)的原因之一。 隨著微電子技術(shù)的發(fā)展， 數(shù)字處理和模擬處理往往融為一體， 數(shù)?；旌系钠舷到y(tǒng)“SOC”必將得到進(jìn)一步發(fā)展。 6.2 MOS電流源

3、及CMOS運(yùn)算放大器 6.2.1 MOS電流源 1. 基本電流鏡及比例電流源 1) 工作原理 電流源可作為集成電路偏置和有源負(fù)載， 也可作為運(yùn)算單元， 是十分重要的單元電路。 基本電流鏡及比例電流源電路如圖 6 - 2 所示。圖 6 - 2 基本電流鏡及比例電流源 圖中V0支路為參考支路， 其漏極與柵極短接， 一旦電源電壓加入， 就可供給UGS1及參考電流Ir。 V1管與V0管寬長(zhǎng)比相同(11)， V2管與V0 管寬長(zhǎng)比為A, 且(6 - 1) 根據(jù)MOS管的電流方程 (6 - 2) 由于各MOS管的工藝參數(shù)相同(n、 Cox相同， UTH相同)， 柵源電壓也相同， 所以 (6 - 3) 如果

4、UDS1UDS0， 或溝道調(diào)制效應(yīng)很弱， 那么(6 - 4) 如果UDS1UDS0， 且溝道調(diào)制效應(yīng)嚴(yán)重， 則ID1Ir， 電流源會(huì)產(chǎn)生很大誤差。 又有(6 - 5) 實(shí)現(xiàn)了比例電流源的功能。 同樣， 大， UDS2UDS0， 也會(huì)產(chǎn)生誤差。 該電路的輸出電阻Ro為(6 - 6) 2) 設(shè)計(jì)舉例 已知下列條件：Ir=10A, Io1=5 A, Io2=20 , 電源電壓UDD=3.3 V;已知KN=nCox=17 /V2, UTH=0.9 V;1 m工藝。 試設(shè)計(jì)一個(gè)如圖 6 - 2 所示的恒流源電路。表 6 - 1 各MOS管的尺寸 2. 共源-共柵電流源 為了增大電流源的輸出電阻， 減小溝

5、道調(diào)制效應(yīng)的影響， 可采用共源-共柵電流源， 如圖 6 - 3 所示。圖 6 - 3 共源-共柵電流源 該電路相當(dāng)于兩個(gè)鏡像電流源串聯(lián)。 該電路的輸出電阻增大很容易理解， 因?yàn)閂2管構(gòu)成V3管的串聯(lián)電流負(fù)反饋， 使輸出電阻大為增加。 該電路也可消除溝道調(diào)制效應(yīng)引起的誤差。 如果保證 那么， UGS0=UGS3， 則有 Uy=-UGS3+UGS0+UGS1=UGS1=Ux (6 - 7) 即 Uy=UDS2=UDS1=Ux (6 - 8) 故溝道調(diào)制效應(yīng)的影響可以忽略， 所以(6 - 9) 6.2.2 CMOS運(yùn)算放大器 1. MOS管有源負(fù)載放大器 為了增大增益， 避免集成電路制造大電阻， 往

6、往采用有源負(fù)載。 由于NMOS管的性能優(yōu)于PMOS管， 所以放大管都用NMOS， 而負(fù)載管可用增強(qiáng)型NMOS管、 耗盡型NMOS管和PMOS管， 后者構(gòu)成互補(bǔ)型CMOS放大器。 差分放大器有其獨(dú)特的優(yōu)點(diǎn)， 所以有源負(fù)載CMOS差分放大器是一種極為重要的電路， 我們將對(duì)其進(jìn)行詳細(xì)分析。 表6 - 2 給出了5種有源負(fù)載MOS管放大器。表 6 - 2 有源負(fù)載MOS管放大器單元電路 第一種電路(E/E電路)的特點(diǎn)是放大管和負(fù)載管均為增強(qiáng)型NMOS， 負(fù)載管V2柵漏相接， 并接至電源UDD， 襯底B2接地， 襯底與源極不等電位， 所以必須考慮V2管的背柵效應(yīng)(gmB2)。 計(jì)算負(fù)載管輸出電阻Ro2的

7、等效電路如圖 6 - 4(b)所示。 圖 6 - 4 E/E電路有源負(fù)載Ro2及其等效電路 (a) 負(fù)載管電路； (b) Ro2的等效電路； (c) 整個(gè)E/E電路求 的等效電路； (d) 交流負(fù)載線(xiàn)由圖可見(jiàn)： (6 - 10) gm2為V2管的柵極跨導(dǎo)。 可見(jiàn)， 負(fù)載管電流電壓關(guān)系就是轉(zhuǎn)移特性， 如圖 6 - 4(d)所示。 等效負(fù)載 (6 - 11a) 是很小的， 所以， 這種電路的增益也是很小的。 由圖 6 - 4(c)等效電路可得增益為 (6 - 11b) 第二種電路(E/D電路)的負(fù)載管V2為耗盡型NMOS， 柵源相連， , 所以有(6 - 12a) 可見(jiàn)， 負(fù)載管Ro2表現(xiàn)為uDS

8、2與iD2的關(guān)系， 其交流負(fù)載線(xiàn)如圖 6 - 5所示。 由于E/D電路負(fù)載管等效負(fù)載大于E/E電路負(fù)載管等效負(fù)載， 所以， E/D電路電壓增益也大于E/E電路。 (6 - 12b) 圖 6 - 5 耗盡型NMOS負(fù)載管 (a) 負(fù)載管電路； (b) 交流負(fù)載線(xiàn) 第三種電路(CMOS電路)由CMOS管構(gòu)成。 V2管為PMOS， , 故 Ro2=rds2 (6 - 13) 可見(jiàn)， Ro2(CMOS)Ro2(E/D)Ro2(E/E), CMOS電路的電壓增益是最大的。 第4種電路(差分電路)是有源負(fù)載差分放大器， PMOS管構(gòu)成鏡像電流源作為差分對(duì)管V1、 V2的漏極負(fù)載。 因?yàn)檩敵鲭娏鞴试撾娐穯味?/p>

9、輸出的增益和雙端輸出相同。 2. CMOS差動(dòng)放大器 CMOS差動(dòng)放大器電路如圖 6 - 6 所示。圖 6 - 6 CMOS差動(dòng)放大器 該電路中， V1、 V2組成差動(dòng)對(duì)管， V3、 V4組成鏡像電流源作為差動(dòng)對(duì)管的有源負(fù)載， V5、 V6組成比例電流源供給偏置電流。 電路為單端輸出， 輸出電流IL等于ID4-ID2。 NMOS管V1和V2, V5和V6完全匹配， (W/L)5=A(W/L)6。 1) 靜態(tài)輸出電流ILQ為0 由圖可見(jiàn)： ISS=AIr ID1Q=ID2Q= ID4Q=ID3Q=ID1Q ILQ=ID4-ID2=02) 差模增益Aud (6 - 15) 式中， gm1為差分對(duì)管

10、V1(或V2)的跨導(dǎo)， rds4為V4的輸出電阻， rds2為V2的輸出電阻， RL為負(fù)載電阻。(6 - 16) 式中， N1為NMOS管V1的導(dǎo)電因子， 且(6 - 17) (6 - 18) (6 - 19)(1) 若rds4rds2RL, 則 (6 - 20) (2) 若rds4rds2RL, 則 (6 - 21) 3. CMOS運(yùn)算放大器 單級(jí)有源負(fù)載差動(dòng)放大器的增益一般可達(dá)幾十到幾百倍左右。 但作為運(yùn)算放大器， 這個(gè)增益是不夠的， 因此還需要多級(jí)級(jí)聯(lián)。 1) 兩級(jí)CMOS運(yùn)算放大器 (1) 電路。 兩級(jí)CMOS運(yùn)算放大器的基本結(jié)構(gòu)如圖 6 - 7 所示。 圖 6 - 7 兩級(jí)CMOS運(yùn)

11、放 (2) 設(shè)計(jì)舉例。 電路如圖 6 - 7， 已知: KN=nCox=25 A/V2， KP=pCox=12.5 A/V2， Cc=5 pF，功耗Pm10 mW，UDD=9 V， N=0.01 -1,P=0.015 V-2,UTH=1V。 圖 6 - 8 壓擺率計(jì)算 由圖 6 - 7 可見(jiàn)， 加了密勒補(bǔ)償Cc后， 由于密勒等效電容對(duì)帶寬的影響遠(yuǎn)大于MOS管極間電容的影響， 所以， MOS管極間電容的影響可以忽略不計(jì)， 那么該電路的高頻小信號(hào)等效電路如圖 6 - 9 所示。 圖 6 - 9 高頻小信號(hào)等效電路 用密勒等效原理作單向化近似如圖6 - 10所示， 其中密勒等效電容Cm為 Cm(gm

12、5Ro2)Cc (6 - 24) 顯然Cm引入的是整個(gè)電路的主極點(diǎn)， 也就決定了整個(gè)電路的單位增益帶寬。圖 6 - 10 單向化模型 設(shè)Cm引入主極點(diǎn)， 則根據(jù)圖 6 - 10, 輸出電壓Uo(j)為(6 - 25)該式忽略了輸出回路時(shí)常數(shù)的影響。 (6 - 26) 所以 (6 - 27) 單位增益 (6 - 28) 代入Cm=(gm5Ro2)Cc得(6 - 29)式中， gm1為差分對(duì)管跨導(dǎo)題目要求 GB=2GB=23 MHz 代入(6 - 29)式， 算出V1、 V2的寬長(zhǎng)比為 (6 - 30) 表 6 - 3 兩級(jí)運(yùn)算放大器設(shè)計(jì) 圖 6 - 11 給出了該電路的Pspice仿真結(jié)果， 仿

13、真時(shí)各管尺寸有所調(diào)整， 特別是頻率響應(yīng)比計(jì)算值要差得多， 這是因?yàn)橛?jì)算時(shí)忽略了許多因素的緣故， 如所有MOS電容引起的極點(diǎn)都未在計(jì)算之中。圖 6 - 11 兩級(jí)CMOS運(yùn)算放大器的仿真結(jié)果 (a) Pspice仿真電路； (b) 小信號(hào)放大； (c) 大信號(hào)限幅狀態(tài)； (d)頻率響應(yīng)圖 6 - 11 兩級(jí)CMOS運(yùn)算放大器的仿真結(jié)果 (a) Pspice仿真電路； (b) 小信號(hào)放大； (c) 大信號(hào)限幅狀態(tài)； (d)頻率響應(yīng)圖 6 - 11 兩級(jí)CMOS運(yùn)算放大器的仿真結(jié)果 (a) Pspice仿真電路； (b) 小信號(hào)放大； (c) 大信號(hào)限幅狀態(tài)； (d)頻率響應(yīng)圖 6 - 11 兩級(jí)C

14、MOS運(yùn)算放大器的仿真結(jié)果 (a) Pspice仿真電路； (b) 小信號(hào)放大； (c) 大信號(hào)限幅狀態(tài)； (d)頻率響應(yīng) 2) 共源-共柵兩級(jí)運(yùn)算放大器 共源-共柵運(yùn)算放大器電路如圖 6 - 12 所示。 該電路第二級(jí)采用共源-共柵放大器； V6為第二級(jí)放大管， 接成共源組態(tài)； V8作為V6的負(fù)載， 接成共柵組態(tài)。 由于共柵組態(tài)輸入阻抗很低(1/gm8)， 故可減小共源的密勒等效電容，從而使頻帶展寬。 V9、 V7為V6、 V8的有源負(fù)載管。 整個(gè)電路采用串聯(lián)連接， 有助于提高輸出電阻。 圖 6 - 7 和圖 6 - 12 所示電路都是高阻抗輸出， 即輸出量相當(dāng)于電流， 輸入是電壓(Ui1-

15、Ui2)， 所以屬跨導(dǎo)放大器， 即OTA電路， 是一種電流模電路。圖 6 - 12 具有共源-共柵級(jí)的運(yùn)算放大器 3. 低阻輸出的運(yùn)算放大器 圖 6 - 13 給出一種具有互補(bǔ)跟隨輸出級(jí)的運(yùn)算放大器， 其輸出級(jí)由NMOS管(V8)和PMOS管(V9)組成， 輸出負(fù)載接兩管的源極， 所以輸出電阻很小(1/gm)， 帶負(fù)載能力較強(qiáng)。圖 6 - 13 具有互補(bǔ)跟隨輸出級(jí)的CMOS運(yùn)算放大器 6.3 D/A 轉(zhuǎn) 換 器 D/A轉(zhuǎn)換器即數(shù)/模轉(zhuǎn)換器(Digital to Analog Converter), 其任務(wù)是將數(shù)字量轉(zhuǎn)換為模擬量。 D/A轉(zhuǎn)換器廣泛用于信號(hào)處理中， 如數(shù)字存儲(chǔ)示波器的示波管顯示器

16、、 增益控制、 精密衰減器， 精密數(shù)控電源， 直接數(shù)字頻率合成器等等。 D/A轉(zhuǎn)換器的類(lèi)型很多， 其分類(lèi)如圖 6 - 14 所示。 D/A轉(zhuǎn)換器有電阻網(wǎng)絡(luò)型、 電容網(wǎng)絡(luò)型， 也有綜合兩者的電阻電容混合型， 以及晶體管網(wǎng)絡(luò)型。 這些D/A轉(zhuǎn)換器有并行的， 也有串行的。 下面對(duì)D/A轉(zhuǎn)換器的原理、 技術(shù)指標(biāo)以及電路作以簡(jiǎn)單介紹。 圖 6 - 14 D/A轉(zhuǎn)換器的分類(lèi) 6.3.1 D/A轉(zhuǎn)換器原理及技術(shù)指標(biāo) 1. D/A轉(zhuǎn)換器的原理及輸入輸出特性 D/A轉(zhuǎn)換器的原理框圖如圖 6 - 15 所示。 其中， b1bN為N位數(shù)字量輸入， Uref為參考電壓。 那么， 輸出模擬量Uo為 Uo=KDUref

17、(6 - 34)圖 6 - 15 D/A轉(zhuǎn)換器的原理圖式中K為比例因子， D為 故 (6 - 35) (6 - 36) 圖 6 - 16 給出三位(3 bit)D/A的輸入輸出特性。 圖中橫坐標(biāo)代表輸入數(shù)字量， 縱坐標(biāo)代表輸出模擬量。 圖中設(shè)K=1。圖 6 - 16 D/A轉(zhuǎn)換器輸入輸出理想特性 2. D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo) 1) 代表精度的指標(biāo)位數(shù)(bit數(shù))分辨率 從D/A轉(zhuǎn)換特性看， 當(dāng)輸入數(shù)字量最低位變化時(shí)， 對(duì)應(yīng)的模擬量跳一個(gè)臺(tái)階， 且(6 - 37) 若Uref=5 V, N=8， 則每個(gè)臺(tái)階對(duì)應(yīng)的電壓值為由此可見(jiàn)， 位數(shù)越高， 臺(tái)階越密， 越接近于理想特性。 位數(shù)越高， 可分

18、辨的電壓值也越小， 所以位數(shù)越大， 也代表分辨率越高。 分辨率越高， 轉(zhuǎn)換誤差就越小。 2) 代表速度的指標(biāo)轉(zhuǎn)換時(shí)間時(shí)鐘頻率 這是一個(gè)動(dòng)態(tài)特性指標(biāo)， 它反映了對(duì)輸入數(shù)字信號(hào)變化的響應(yīng)速度， 主要參數(shù)是建立時(shí)間， 即從數(shù)字信號(hào)輸入D/A轉(zhuǎn)換器起， 到輸出電壓(或電流)達(dá)到穩(wěn)態(tài)值所需要的時(shí)間， 該時(shí)間決定了D/A轉(zhuǎn)換器的轉(zhuǎn)換速度。 實(shí)際上， D/A轉(zhuǎn)換要按時(shí)鐘節(jié)拍工作。 轉(zhuǎn)換速度越快， 允許的時(shí)鐘頻率越高。 因此， 通常也用最高時(shí)鐘頻率來(lái)表達(dá)D/A轉(zhuǎn)換器的工作速度。 3) 其它靜態(tài)誤差 所謂靜態(tài)誤差， 是與時(shí)間無(wú)關(guān)， 反映靜態(tài)工作時(shí)實(shí)際模擬輸出接近理想模擬輸出的程度。通常有失調(diào)誤差、 增益誤差、

19、非線(xiàn)性誤差等。 失調(diào)誤差是由運(yùn)算放大器零點(diǎn)漂移產(chǎn)生的， 與數(shù)字量無(wú)關(guān)。 其定義為： 輸入為0時(shí)， 輸出模擬量的偏移值。 可通過(guò)調(diào)節(jié)運(yùn)算放大器的零點(diǎn)來(lái)減小失調(diào)誤差。圖 6 - 17 D/A轉(zhuǎn)換器非線(xiàn)性誤差示意圖 6.3.2 D/A轉(zhuǎn)換器電路舉例 D/A轉(zhuǎn)換器的電路形式很多， 并行式的有權(quán)電阻網(wǎng)絡(luò)D/A、 權(quán)電流網(wǎng)絡(luò)D/A、 倒置R-2R 梯形網(wǎng)絡(luò)D/A、 權(quán)電容網(wǎng)絡(luò)D/A、 權(quán)電阻-電容混合網(wǎng)絡(luò)D/A、 開(kāi)關(guān)樹(shù)D/A等， 串行式的有電荷再分配D/A、 算法D/A等等。 這里僅介紹幾種常用的D/A, 并以開(kāi)關(guān)樹(shù)D/A 為例， 介紹其電路設(shè)計(jì)和版圖設(shè)計(jì)。 1. 例置R-2R梯形D/A轉(zhuǎn)換器 1) 電

20、路 倒置R-2R梯形D/A轉(zhuǎn)換器電路如圖 6 - 18 所示。 該電路的優(yōu)點(diǎn)是電阻類(lèi)型少， 只有R和2R兩種， 減少了實(shí)現(xiàn)的困難。 圖 6 - 18 倒置R-2R梯形D/A轉(zhuǎn)換器 2) 原理 由圖 6 - 18 可見(jiàn)， 輸出電壓Uo為 Uo=-RF Io (6 - 38) 而Io視開(kāi)關(guān)S1SN的狀態(tài)而定。 S表示數(shù)字量控制開(kāi)關(guān)， 當(dāng)數(shù)字量為“0”時(shí)， 開(kāi)關(guān)接地， 電流不流入運(yùn)放; 只有當(dāng)數(shù)字量為“1”時(shí)， 開(kāi)關(guān)接到運(yùn)算放大器的虛地點(diǎn)， 其電流才流入運(yùn)放而產(chǎn)生輸出。 由圖可見(jiàn)， 各電流關(guān)系為 I1=2I2=22I3=2N-1IN (6 - 39)流入運(yùn)放總電流為(6 - 40) 模擬量輸出為 若

21、N=3, 且數(shù)字字(即數(shù)字輸入代碼)為“110”， RF=R, 那么 3) 開(kāi)關(guān)電路 如圖 6 - 19 所示， 數(shù)字字b1bN通過(guò)兩級(jí)非門(mén)構(gòu)成的分相電路變成bi和bi， 然后分別去控制兩個(gè)傳輸門(mén)構(gòu)成的開(kāi)關(guān)。 當(dāng)b1=“1”， b1=“0”時(shí)， 傳輸門(mén)導(dǎo)通， 將Si接到虛地點(diǎn)Q。 反之， 當(dāng)b1=“0”, b1=“1”時(shí)， 傳輸門(mén)導(dǎo)通， 截止， 將Si接到地。圖 6 19 D/A轉(zhuǎn)換器的開(kāi)關(guān)電路 2. 權(quán)電容D/A轉(zhuǎn)換器 1) 電路 權(quán)電容D/A轉(zhuǎn)換器的電路如圖 6 - 20 所示。 該電路由電容網(wǎng)絡(luò)與一組開(kāi)關(guān)組成， 并由兩相時(shí)鐘控制(見(jiàn)圖 6 - 21)。圖 6 - 20 權(quán)電容D/A轉(zhuǎn)換器

22、圖 6 21 兩相時(shí)鐘控制 2) 原理 (1) 當(dāng)1=“1”時(shí)， 終端電容被短路， 其它電容下端均接地， 處于全放電狀態(tài)， 所有電容電荷為0。 稱(chēng)此階段為“復(fù)位期”。 (2) 當(dāng)1=“0”時(shí)， 電路進(jìn)入工作期， 有兩種情況： 2=“0”， 所有受2控制的開(kāi)關(guān)打開(kāi)， 電容下端懸空， Uo=0。 2=“1”， 則: 若bi=“1”， bi=“0”, 則受2bi控制的開(kāi)關(guān)閉合， 相應(yīng)的電容下端被接到參考電壓Uref。 若bi=“0”， bi=“1”, 則受2bi控制的開(kāi)關(guān)閉合， 相應(yīng)的電容下端被接地。圖 6 - 22 電容分壓等效電路 (3) 等效電路。 根據(jù)上述分析， 可以畫(huà)出電容分壓的等效電路如

23、圖 6 - 22 所示。 圖中Ceq代表對(duì)應(yīng)bi=“1”被接到參考電壓Uref的電容之和， 2C代表電路中所有電容之和， 那么(2C-Ceq)代表對(duì)應(yīng)bi=“0”即接地電容之和。 根據(jù)串聯(lián)電容上電荷相等的原理， 有 UQ(2C-Ceq)=(Uref-UA)Ceq (6 - 42) (6 - 43)其中 (6 - 4) 故 (6 - 45) 3) 開(kāi)關(guān)電路受2控制的開(kāi)關(guān)電路如圖 6 - 23 所示。 圖 6 - 23 權(quán)電容D/A轉(zhuǎn)換器中的開(kāi)關(guān) 3. 電阻-電容混合網(wǎng)絡(luò)D/A轉(zhuǎn)換器 電阻-電容混合網(wǎng)絡(luò)D/A轉(zhuǎn)換器電路的高 4 位用電阻串網(wǎng)絡(luò)， 低 8 位用權(quán)容阻網(wǎng)絡(luò)， 總共為12位D/A轉(zhuǎn)換器，

24、 其電路如圖 6 - 24 所示。圖 6 - 24 電阻-電容混合網(wǎng)絡(luò)D/A轉(zhuǎn)換器 4. 開(kāi)關(guān)樹(shù)D/A轉(zhuǎn)換器 1) 電路 用2N個(gè)電阻串和開(kāi)關(guān)樹(shù)組成的D/A轉(zhuǎn)換器電路如圖 6 - 25 所示。 該電路電阻數(shù)為2N個(gè)， 其中N為位數(shù)。 這種電路中所有的電阻均相同， 開(kāi)關(guān)也相同， 實(shí)現(xiàn)起來(lái)比較容易， 但電阻多， 開(kāi)關(guān)也多， 所占硅片面積比較大， 而且轉(zhuǎn)換器對(duì)寄生電容敏感， 導(dǎo)致信號(hào)延遲， 如果電阻值不一致或開(kāi)關(guān)非理想， 將造成D/A轉(zhuǎn)換誤差。圖 6 - 25 電阻串和開(kāi)關(guān)樹(shù)構(gòu)成的D/A轉(zhuǎn)換器 (a) 電路； (b) 輸入輸出特性圖 6 - 25 電阻串和開(kāi)關(guān)樹(shù)構(gòu)成的D/A轉(zhuǎn)換器 (a) 電路； (

25、b) 輸入輸出特性 2) 原理 (1) 分壓定標(biāo)。 該電路共有2N個(gè)電阻， 且所有電阻相等， 電阻串對(duì)參考電壓Uref分壓。 對(duì)第i個(gè)電阻分割點(diǎn)的電壓Ui為(6 - 46) 到底是哪個(gè)電阻分割點(diǎn)的電壓輸出， 則由開(kāi)關(guān)樹(shù)決定。 (2) 開(kāi)關(guān)控制。 例如，3位D/A(N=3)， 對(duì)應(yīng)一定的數(shù)字量, 各開(kāi)關(guān)狀態(tài)與分割點(diǎn)電壓如表 6 - 4 所示。 表 6 - 4 3位D/A對(duì)應(yīng)的開(kāi)關(guān)狀態(tài)與分割點(diǎn)電壓 3) 開(kāi)關(guān)電路 開(kāi)關(guān)電路如圖 6 - 26 所示。 開(kāi)關(guān)工作情況如表 6 - 4 所列。表 6 - 4 開(kāi)關(guān)電路的開(kāi)關(guān)工作情況 圖 6 - 26 開(kāi)關(guān)電路 4) 變更了的電阻串電路 如果將電阻串電路改為

26、圖 6 - 27(a)所示的形式， 則D/A轉(zhuǎn)換原理相同， 只不過(guò)傳輸特性向上偏移了一個(gè)位置， 如圖 6 - 27(b)所示。 對(duì)于電阻串第i個(gè)分割點(diǎn)， 其電壓為 (6 - 47)圖 6 - 27 另一種電阻串電路 (a) 電路； (b) 輸入輸出特性圖 6 - 27 另一種電阻串電路 (a) 電路； (b) 輸入輸出特性 5. 設(shè)計(jì)舉例及計(jì)算機(jī)仿真 圖 6 - 28 給出一個(gè) 6 位開(kāi)關(guān)樹(shù)D/A轉(zhuǎn)換器， 采用CMOS工藝， 用orCAD對(duì)該電路進(jìn)行功能仿真， 利用子電路打包。 其中， CMOS傳輸門(mén)開(kāi)關(guān)模塊如圖 6 - 29(a)所示， 展開(kāi)后的電路如圖 6 - 29(b)所示， 圖(b)中

27、的反相器模塊如圖 6 - 29(c)所示。 運(yùn)算放大器模塊如圖 6 - 30(a)、 (b)所示。圖 6 - 28 一個(gè)6位開(kāi)關(guān)樹(shù)D/A轉(zhuǎn)換器 圖 6 - 29 開(kāi)關(guān)電路 (a) CMOS傳輸門(mén)開(kāi)關(guān)模塊； (b) 展開(kāi)電路； (c) 反相器模塊 圖 6 - 29 開(kāi)關(guān)電路 (a) CMOS傳輸門(mén)開(kāi)關(guān)模塊； (b) 展開(kāi)電路； (c) 反相器模塊圖 6 - 30 運(yùn)算放大器模塊及電路 (a) 模塊； (b) 電路 用orCAD對(duì)圖 6 - 28 電路進(jìn)行仿真， 得到圖 6 - 31 的輸出波形和圖 6 - 32 的輸出波形。 其中圖 6 - 31 是不加輸出運(yùn)算放大器的波形， 圖 6 - 32

28、是加了運(yùn)算放大器的仿真波形。 由于運(yùn)算放大器的影響使誤差加大， 臺(tái)階邊沿也變差。 圖 6 - 33 給出輸出緩沖級(jí)的仿真頻率響應(yīng)， 其上限頻率為40 MHz左右。 圖6 - 34(b)為開(kāi)關(guān)樹(shù)中一對(duì)開(kāi)關(guān)的版圖。圖 6 - 31 不加輸出緩沖級(jí)(閉環(huán)增益為1的運(yùn)算放大器) 的仿真輸出波形圖 6 - 32 加入運(yùn)算放大器緩沖級(jí)后的仿真輸出波形圖 6 - 33 輸出緩沖級(jí)的頻率響應(yīng)圖 6 - 34 CMOS電阻串開(kāi)關(guān)樹(shù)D/A中一對(duì)CMOS開(kāi)關(guān)的版圖設(shè)計(jì) (對(duì)應(yīng)圖6 - 29(b)電路) (a) 一層金屬布線(xiàn)； (b) 二層金屬布線(xiàn) 圖 6 - 35 還給出另一個(gè)3位開(kāi)關(guān)樹(shù)D/A轉(zhuǎn)換器的版圖設(shè)計(jì)， 其

29、開(kāi)關(guān)為單管NMOS，電阻用多晶硅條制作， 可供讀者參考。圖 6 - 35 3位NMOS開(kāi)關(guān)樹(shù)電阻串D/A轉(zhuǎn)換器的版圖 6.4 A/D 轉(zhuǎn) 換 器 6.4.1 A/D轉(zhuǎn)換器的原理、 指標(biāo)及特性 1. A/D轉(zhuǎn)換器的原理及特性 A/D轉(zhuǎn)換器(Analog to Digital Converter)的功能是將模擬量轉(zhuǎn)換為數(shù)字量， 是數(shù)字化過(guò)程的第一步， 也是數(shù)字化的必經(jīng)之路。 數(shù)字化過(guò)程一般包括以下三個(gè)步驟： 取樣保持(S/H)： 主要是獲取模擬信號(hào)某一時(shí)刻的樣品， 并在一定時(shí)間內(nèi)保持這個(gè)樣品值不變。 量化： 將取得的樣品值量化為用“0”、 “1”表示的數(shù)字量。 編碼： 將量化后的數(shù)字量按一定規(guī)則編

30、碼成數(shù)據(jù)流， 以便進(jìn)一步存儲(chǔ)與處理。 圖 6 - 36給出一個(gè)A/D變換的原理框圖， 在這個(gè)框圖中， 量化器就是一系列加不同參考電平的電壓比較器， 當(dāng)輸入電壓 高于該比較器的參考電平Uref時(shí)， 比較器輸出的數(shù)字量為“1”； 低于參考電平Uref時(shí)， 輸出為“0”。 圖 6 - 37 給出一個(gè)3位A/D轉(zhuǎn)換器的轉(zhuǎn)換特性。圖 6 - 36 A/D轉(zhuǎn)換器的原理框圖 圖 6 - 37 3位A/D轉(zhuǎn)換器的轉(zhuǎn)換特性 2. A/D轉(zhuǎn)換器的主要指標(biāo) (1) 分辨率， 即“位數(shù)”(bit數(shù)A/D數(shù)字化的字長(zhǎng))。 這是一個(gè)表達(dá)精度的指標(biāo)。 如果A/D轉(zhuǎn)換器的滿(mǎn)刻度輸入為UFSR， 位數(shù)為N， 則量化電平 量化誤

31、差 量化噪聲方差 (6 - 48a) (6 -48b) (6 - 48c) 分析指出， 分辨率每提高一位， 量化信噪比將提高 6.02 dB。 (2) 采樣率， 即最高時(shí)鐘頻率， 這是一個(gè)表達(dá)A/D轉(zhuǎn)換器轉(zhuǎn)換速度的指標(biāo)。 (3) 其它靜態(tài)特性指標(biāo)還有失調(diào)誤差、 增益誤差、 非線(xiàn)性誤差(積分非線(xiàn)性、 微分非線(xiàn)性)等， 其意義與D/A轉(zhuǎn)換器的靜態(tài)誤差相同。 6.4.2 A/D轉(zhuǎn)換器的分類(lèi)及應(yīng)用 A/D轉(zhuǎn)換器的類(lèi)型很多， 有高速并行Flash A/D， 有速度與精度折中較好的流水線(xiàn)A/D， 有分辨率很高的適合語(yǔ)音處理的- A/D， 有適用于數(shù)字電壓表的雙斜率積分式A/D， 也有適用范圍很廣的逐次比較

32、式A/D等等， 如圖 6 - 38 所示。 圖 6 - 38 A/D轉(zhuǎn)換器類(lèi)型 圖 6 - 39 A/D應(yīng)用領(lǐng)域與分辨率、 轉(zhuǎn)換速度的關(guān)系 A/D轉(zhuǎn)換器在數(shù)字化過(guò)程中是必需的， 在各種不同的應(yīng)用中， 對(duì)于其速度與精度的要求也各不相同。 圖 6 - 39 給出各種應(yīng)用領(lǐng)域?qū)/D分辨率及轉(zhuǎn)換速度的要求范圍， 可供讀者參考。 6.4.3 A/D轉(zhuǎn)換器電路舉例 1. 逐次比較型A/D轉(zhuǎn)換器 逐次比較型A/D轉(zhuǎn)換器是一種低成本， 分辨率和速度都比較好的A/D轉(zhuǎn)換器， 因此應(yīng)用十分廣泛。 例如用CMOS工藝實(shí)現(xiàn)的 12 bit、 3 s AD7672就是較好的逐次比較型A/D 轉(zhuǎn)換器。 該A/D轉(zhuǎn)換器的

33、原理框圖如圖 6 - 40 所示。 其工作過(guò)程介紹如下。圖 6 - 40 逐次比較型A/D轉(zhuǎn)換器 電路收到轉(zhuǎn)換命令后， 首先將逐次逼近寄存器置“0”(清零)。 當(dāng)?shù)谝粋€(gè)時(shí)鐘脈沖到來(lái)時(shí)， 邏輯控制電路先將逐次逼近寄存器最高位(Dn-1)置“1”， 其它位置“0”， 經(jīng)過(guò)D/A轉(zhuǎn)換器重新轉(zhuǎn)換為模擬電壓Uo(相當(dāng)于UFSR/2)， 然后將此電壓回送到比較器， 與輸入信號(hào)Ui比較。 若 UoUi 數(shù)字輸出最高位改為“0” (6 - 49) 第二個(gè)時(shí)鐘脈沖到來(lái)時(shí)， 邏輯控制電路將寄存器次高位置“1”， 并與最高位一起送到D/A轉(zhuǎn)換器， 將 其輸出電壓Uo 與Ui再次比較。 若 Uo Ui 數(shù)字輸出次高位

34、改為“0” (6 - 50)圖 6 - 41 逐次比較、 逐次逼近A/D轉(zhuǎn)換過(guò)程 2. 閃電式(Flash)A/D轉(zhuǎn)換器 閃電式A/D轉(zhuǎn)換器是一種速度最高的A/D轉(zhuǎn)換器， 最高采樣率可達(dá)幾十兆、 幾百兆， 甚至GHz數(shù)量級(jí)。 閃電式A/D采用并行處理結(jié)構(gòu)， 例如一個(gè)3位Flash A/D的簡(jiǎn)圖如圖 6 - 42 所示。 圖 6 - 42 一種Flash A/D轉(zhuǎn)換器簡(jiǎn)圖 為了減少比較器數(shù)量， 可采用“子區(qū)式”A/D。 如圖 6 - 43 所示， 將A/D分成兩段： 高 4 位(粗量化)和低4位(精量化)， 這樣所需比較器數(shù)量?jī)H為 2(2N-1)=2(24-1)=16個(gè) 比255個(gè)要少得多， 不

35、過(guò)增加了一個(gè)D/A和一個(gè)求和電路， 速度也要受點(diǎn)影響， 但總的來(lái)說(shuō)可以節(jié)省許多硅片面積。圖 6 - 43 “子區(qū)式” A/D轉(zhuǎn)換器 圖 6 - 44 算法A/D的工作流程 3. 算法A/D 1) 算法原理 算法A/D轉(zhuǎn)換器的工作流程圖如圖 6 - 44 所示。 首先將輸入信號(hào)Ui放大2倍， 得2Ui， 然后將2Ui與參考電壓Uref比較。 若2UiUref, 則最高位數(shù)字輸出為“1”， 并以2Ui與Uref之差作為次高位的模擬輸入電壓。 若2UiIref， 則比較器輸出為高電平， 數(shù)字輸出為“1”; 若2IiIref, 則比較器輸出為低電平， 數(shù)字輸出為“0”。 同時(shí)， 比較器輸出又控制開(kāi)關(guān)管V9的柵極， 當(dāng)輸出數(shù)字字為“1”時(shí)， V9導(dǎo)通， 那么輸出到下一位的模擬量為 Ii =ID6-ID9=ID6-ID8=2Ii-Iref (6 - 51) 反之， 輸出數(shù)字字為“0”, 則V9截止， 輸出到下一位的模擬量為 Ii =ID6=2Ii (6 - 52) 3) 多位算法A/D電路 圖 6 - 45 是一位電流模算法A/D， 多位算法A/D是一位算法A/D的級(jí)聯(lián)， 如圖 6