實驗三實驗報告利用MSI設計組合邏輯電路

1、實驗三實驗報告利用M口設計組合邏輯電路實驗三利用MSI設計組合邏輯電路實驗報告計科一班一、實驗目的：i熟悉編碼器、譯碼器、數(shù)據(jù)選擇器等組合邏輯功能模塊的功能與使用方法。2掌握用MSI設計的組合邏輯電路的方法。二、實驗儀器及器件：i數(shù)字電路實驗箱、數(shù)字萬用表、示波器。2器件：74LS、X1,74LS197X1,74LS138X1,74LS151X1三、實驗預習：仔細閱讀實驗原理，有疑問處做好記號，查閱相關資料列真值表推導設計出實驗內(nèi)容中電路的實現(xiàn)四、實驗原理：詳細內(nèi)容參見實驗課本五、實驗內(nèi)容：、用八選一數(shù)據(jù)選擇器設計一個函數(shù)發(fā)生器電路它的功能如表（四）所示。待靜態(tài)測試檢查電路工作正常后，進行動態(tài)

2、測試。將S連接成十六進制作為電路的輸入信號源，用示波器觀察并記錄、S、S、的波形。表（四）函數(shù)發(fā)生器功能表*Y00AB01A+B10AB11A設計過程：5：50AB000000001000100001110100001011011010111110000100111Q10110110110011101111100111j02數(shù)據(jù)選擇器151的輸出丫，的表達式為：Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D4+A2A1A0D5+A2A1A0D6+A2A1A0D7而由真值表可以導出丫的表達式為：Y=S1S0A*0+S1S0AB+S1S0AB+S1S0A

3、*1+S1S0AB+S1S0AB+S1S0A*1+S1S0A*0令A2=S1,A1=S0,A0=A,即可得到：D0=D7=0;D1=D2=D4=B;D3=D6=1;D5=B.將74LS197鏈接成十六進制作為電路的輸入信號源后，令S1,S0,A,B分別接入QD,QC,QB,QA的信號。邏輯圖如下:實驗過程:RJ-成PC:J壬方-BeEgQTQZgJ1聞n-Q33JR_hFIifla!至靜態(tài)測試檢查表示電路正常工作。實驗記錄的波形對比如下。a.CP&S1由圖可知CP的頻率為S1的16倍，符合真值表所顯示的變化LLL尸護廠LL廠LLLLLL尸護廠LL廠LLLb.S0&S1由圖可知SO的頻率為S1的

4、兩倍，且S1在SO的下沿發(fā)生跳變，符合真值表顯示的變化由圖可知，A的頻率為S1的4倍，符合真值表顯示的變化d.B&S1由圖可知，B的頻率為S1的8倍，符合真值表顯示的變化由圖可知，丫符合真值表所顯示的變化。由以上波形對比圖可得波形總圖如下：由圖可知，所得波形圖符合真值表對應變化S1so2、數(shù)據(jù)分配器與數(shù)據(jù)選擇器功能相反。它是將一路信號送到地址選擇信號指定的輸出。如輸入為D,地址信號為A、B、C,可將D按地址分配到八路輸出FO、F1、F2、F3、F4、F5、F6、F7。其真值表如表（五）所示。試用3線.8線譯碼器74LS138實現(xiàn)該電路。將74LS197連接成八進制作為電路的輸入信號源，將QDQ

5、CQB分別與A.、B、C連接，D接模擬開關，靜態(tài)檢測正確后，用示波器觀察并記錄D=1時，CP、A、B、C及F0-F7的波形。（提示：將74LS138附加控制端S1作為數(shù)據(jù)輸入端，同時令S2=S3l=0,A2A1A0作為地址輸入端，即可將S1送來的數(shù)據(jù)只能通過A2A1A0所指定的一根輸出線反相后送出去。）表（五）數(shù)據(jù)分配器真值表ABC再匸%再Hif6F&F.000yI1111I10011D+1111I10101ID11111011111DJ111110:1I111I110111111I111u1I1111Dh11111111111D1設計過程：QC,B=QB,C=QA即可得到所要求的數(shù)據(jù)分配器。

6、由譯碼器工作原理及數(shù)據(jù)分配器真值表可知，在本實驗中可令A=設計邏輯圖如下所示。tbt.Fl.u=-rjI：實驗過程：靜態(tài)測試檢查表示電路正常工作。實驗記錄的波形對比如下。a.A&CP由圖可知，CP的頻率為A的8倍。b.A&C由圖可知，C的頻率為A的4倍。由圖可知B的頻率為A的2倍d.A&F0由圖可知，波形符合真值表所顯示的變化由圖可知，波形符合真值表所顯示的變化f.A&F2由圖可知，波形符合真值表所顯示的變化g.A&F3由圖可知，波形符合真值表所顯示的變化由圖可知，波形符合真值表所顯示的變化i.A&F5由圖可知，波形符合真值表所顯示的變化由圖可知，波形符合真值表所顯示的變化由以上波形對比圖可得

7、波形總圖如下：由圖可知，所得波形圖符合真值表對應變化TOC o 1-5 h z HYPERLINK l bookmark4-r-_LTLnLrL-_L片IIip-BFZF3|_J幵|_J|F5F53、制作一個AU，實現(xiàn)一個四輸入兩輸出的全加器、全減器玉中S是控制位，當S為低電平（0）時講行加法運算，當S為高電平（1）時進行減法運算。A、B、C分別為被加（減）數(shù)、加（減）數(shù)與低位對本位的進（借）位。輸出E、F為本位的計算結果和本位對高位的進（借）位。設計過程：列出真值表如下：sAEcEF000D00000110001D100011010100100101010110010111111000D01

8、D0111101011101101i100J011010Di11D0D111111對真值表釆用卡諾圖化簡后可以得到E、F的邏輯表達式：E=ABCF=（SA）（B+C）+BC實驗中考慮釆用74LS197的十六進制輸出QD、QC、QB、QA來分別作為S、A、B、C。參考書上的相關例子，可以用74LS151或74LS138實現(xiàn)E的輸出，而F的輸出可通過異或門（使用74LS86）、或門（74LS32）、與門（74LS08）的組合來實現(xiàn)。a使用74LS138實現(xiàn)E令A2、A1、A0分別接QC、QB、QA,輸出Y1、Y2、Y4、Y7使用74LS20進行與非運算，得到輸出E。邏輯圖如下：rurclm-CQgb使用74LS151實現(xiàn)EE=ABC*0+ABC*1+ABC*1+ABC*0+ABC*1+ABC*0+ABC*0+ABC*1所以對于74LS151,令A2、A1、A0分別接QC、QB、QA,則D0=D3=D5=D6=0,D1=D2=D4=D7=1,輸出的W即為E。邏輯圖如下：實驗過程:LUAU1i-iV靜態(tài)測試檢查表示電路正常工