2022年ARM知識(shí)點(diǎn)詳解

1、1, ARM 處理器工作模式有幾種 .各種工作模式下分別有 什么特點(diǎn) . ARM 處理器有 7 種工作模式,這 快速中斷模式 fiq 7 種模式及其特點(diǎn)是： 支持高速數(shù)據(jù)傳輸或通道處理, 外部中斷 fiq 中斷模式 irq 信號(hào)有效且 CPSR的 F=0 進(jìn) 入； 用于通用中斷處理,外部中斷 治理員模式 svc irq 信號(hào)有效 CPSR的 I=0 進(jìn) 入； -操作系統(tǒng)的愛惜模式, 復(fù)位,軟件中斷 進(jìn)入；主要用于 SWI 軟件中斷 和 OS操作系統(tǒng) ；這個(gè)模式有額外的特權(quán),答應(yīng)你進(jìn)一步把握運(yùn)算機(jī)； 中止模式 abt -支持虛擬內(nèi)存和 / 或內(nèi)存愛惜 未定義模式 und 預(yù)取指令中止 / 數(shù)據(jù)中

2、止 進(jìn)入 -支持硬件協(xié)處理器的軟件仿真（浮點(diǎn),向量運(yùn)算） 系統(tǒng)模式 sys 未定義指令 進(jìn)入 -支持操作系統(tǒng)的特殊用戶模式 運(yùn)行操作系統(tǒng)任務(wù)） 用戶模式 usr 正常的程序執(zhí)行模式,此模式應(yīng)用程序不能拜望受操作系統(tǒng)愛惜的資源, 不能轉(zhuǎn)變模式,除非反常發(fā)生； 2,ARM 處理器總共有多少個(gè)寄存器,這些寄存器按其在 用戶編程中的功能是如何劃分的 有何特殊之處 .這些寄存器在使用中各 答： ARM 微處理器共 37 個(gè) 32 位寄存器,其中 31 個(gè)為通用寄存器, 6 個(gè)為 有 狀態(tài)寄存器； 31 個(gè)通用寄存器依據(jù)其編程特點(diǎn)可分為如下幾種類型： 1,不分組寄存器 R0-R7 為全部模式共享 2,分組

3、寄存器 R8-R12 R8_fiq-R12_fiq ： FIQ 模式下的寄存器 R8-R12：其它模式共享 3,分組寄存器 R13-R14分為 6 組,用戶,系統(tǒng)一組,其他每種模式一組； R13_ 常用作堆棧指 SP,R14_ 常用作子程序鏈接針 存器,當(dāng)進(jìn)入子程序時(shí),常用來(lái)儲(chǔ)存 寄 PC 的返回值其中, mode 為以幾種模式之一： usr , fiq ,irq ,svc, abt , und； 4,程序寄存器 R15 （ PC ） 全部模式共享 第 1 頁(yè),共 11 頁(yè)6 個(gè)狀態(tài)寄存器： 一個(gè) CPSR 當(dāng)前程序狀態(tài)寄存器,儲(chǔ)存當(dāng)前程序狀五個(gè)程序狀態(tài)備份寄存器 SPSRsvc,abt,un

4、d,irq,frq ,只有在反常 模式下,才能被拜望；各反常模式都擁有屬于自己的 SPSR,當(dāng)發(fā)生反常時(shí), SPSR 用來(lái)儲(chǔ)存 CPSR 的值,從反常退出時(shí)就可 由 SPSR來(lái)復(fù)原 CPSR； 3,試述 ARM 處理器對(duì)反常中斷的響應(yīng)過(guò)程； 答：當(dāng)一個(gè)反常顯現(xiàn)以后, 會(huì)執(zhí)行以下幾步操作： ARM 微處理器執(zhí)行完當(dāng)前指令后（復(fù)位反常除 外） 1. 將下一條指令的地址存入相應(yīng)連接寄存器 LR（R14_XXX）,以便程序在處 理反常返回時(shí)能從正確的位置重新開頭執(zhí)行； 2. 3. 4. 將 CPSR 復(fù)制到相應(yīng)SPSR依據(jù)反常類型,強(qiáng)制設(shè)置 CPSR 的運(yùn)行模式 強(qiáng)制 PC 從相關(guān)的反常向量地址取一條

5、指令執(zhí)行,從而跳轉(zhuǎn)到相應(yīng)的反 常 處理程序處； 4,如何從反常中斷處理程序中返回 .需要留意哪些問(wèn)題 .答： 反常處理完畢之后, ARM 微處理器會(huì)執(zhí)行以下幾步操作從反常返回： 1. 將連接寄存器 LR（R14_XXX）的值減去相應(yīng)的偏移量后送到 PC2. 將 SPSR 復(fù)制回 CPSR 中,復(fù)原原處理器工作模式； 中； 3. 如在進(jìn)入反常處理時(shí)設(shè)置了中斷禁止位,要在此清除； 留意問(wèn)題：反常處理返回時(shí), IRQ 和 FIQ 必需返回前一條指令,以便執(zhí)因進(jìn)入反常而被“占據(jù)”的指令； 預(yù)取指中止必需返回前一條指令, 以便 行 執(zhí)行在初次請(qǐng)求拜望時(shí)造成儲(chǔ)備器故障的指令； 數(shù)據(jù)中止必需返回前面第 二條

6、指令,以便重新執(zhí)行因進(jìn)入反常而被占據(jù)的指令之前的數(shù)據(jù)傳送指 令； 5,ARM 處理器版本的變化主要表達(dá)在內(nèi)核的變化和內(nèi)核 的擴(kuò)展哪些方面？ 答： ARM 處理器版本的變化主要表達(dá)在內(nèi)核的擴(kuò)展和擴(kuò)充； ARM 內(nèi)核的擴(kuò)展主要是增 ARM 核外圍的組件,以改 ARM 性能,供資源治理等功能；主要有 3 種硬件擴(kuò)展： 應(yīng) 1,ARM內(nèi)核擴(kuò)展 cache和緊耦合儲(chǔ)備器 2,擴(kuò)展儲(chǔ)備治理 3,擴(kuò)展協(xié)處理器接口（把握 cache, TCM 和儲(chǔ)備治理） ARM 內(nèi)核擴(kuò)充主要是增加 ARM 核功能,通常將具有某些特殊功能 ARM 內(nèi)核稱為它的某種變種,到目前為止 的 ARM 定義了如下變種： 第 2 頁(yè),共

7、 11 頁(yè)1,T 變種 Thumb 指令集 2,M 變種 長(zhǎng)乘指令 3, E 變種 增強(qiáng)型 DSP 指4,J 變種 java 加速器 Jazelle 6,簡(jiǎn)述 處理器啟動(dòng)時(shí)的模式轉(zhuǎn)換過(guò)程； 處理器啟動(dòng)時(shí),第一進(jìn)入治理員模式 svc,此后進(jìn)入 除用戶模式之外的其他模式,主要完成各模式的堆棧設(shè)置, 最終進(jìn)入用戶模式,運(yùn)行用戶程序； 7, ARM 儲(chǔ)備器的儲(chǔ)備周期有幾種類型,對(duì)應(yīng)于 cache 拜望 和儲(chǔ)備器拜望是何儲(chǔ)備周期？ ARM 儲(chǔ)備器的儲(chǔ)備周期有 4 種類型,它們分別是：閑暇 周期,次序周期,協(xié)處理器寄存器傳送周期和非次序周期, 對(duì)應(yīng)于 cache 拜望的儲(chǔ)備周期是閑暇周期和次序周期,對(duì)應(yīng)

8、于儲(chǔ)備器拜望的儲(chǔ)備周期是非次序周期； 8,何謂 cache？簡(jiǎn)述 cache 的工作原理； Cache 即高速緩沖儲(chǔ)備器是位 CPU 與內(nèi)存之間的高速 于 儲(chǔ)備器,它的容量比內(nèi)存小但交換速度快； 在 cache 儲(chǔ)備系統(tǒng)當(dāng)中,把主儲(chǔ)備器和 cache 都劃分成 第 3 頁(yè),共 11 頁(yè)相同大小的塊；主存地址由塊號(hào) M 和塊內(nèi)地址 N 兩部分組 成；同樣, cache 的地址也由塊號(hào) m 和塊內(nèi)地址 n 組成； 然 而 cache 是相連儲(chǔ)備器, 裝入時(shí), 通過(guò)地址變換部件把主存 地址中的塊號(hào) M 變成 cache 的塊號(hào) m,塊號(hào) M 儲(chǔ)存在塊號(hào) 為 m 的 cache 塊的標(biāo)記區(qū),數(shù)據(jù)塊裝入

9、 cache 緩沖區(qū)；當(dāng) CPU 要拜望 cache 時(shí), CPU送來(lái)主存地址,放到主存地址 寄存器中；然后通過(guò)地址變換部件把主存地址中的塊號(hào) M 變 成 cache 的塊 m,并放到 cache 地址寄存器當(dāng)中；同時(shí)將 號(hào) 主存地址中的塊內(nèi)地址 N 直接作為 cache 的塊內(nèi)地址 n 裝入 到 cache 地址寄存器中； 假如地址變換勝（通常稱為 cache利 命中）,就用得到的 cache 地址去拜 cache,從 cache 中訪 取 出數(shù)據(jù)送到 CPU 中；假如地址變換不成功,就產(chǎn)生 cache失效信息,并且接著使用主存地址直接去拜望主儲(chǔ)備器； 9,簡(jiǎn)述全相聯(lián) cache,直接映象

10、cache,組相聯(lián) cache 其主存 地址至 cache 地址的變換過(guò)程和數(shù)據(jù)檢索過(guò)程； 全相聯(lián) cache 地址的變換過(guò)程和數(shù)據(jù)檢索過(guò)程： 把內(nèi)存地址的塊號(hào)與 cache 目錄區(qū)的主存塊號(hào)比較,如 相同就命中, 然后塊內(nèi)地址檢索 cache 塊 /行的某字； 否就訪 問(wèn)內(nèi)存； 第 4 頁(yè),共 11 頁(yè)直接映象 cache 地址的變換過(guò)程和數(shù)據(jù)檢索過(guò)程： 1,依據(jù) 內(nèi)存地址的 塊號(hào)找到 cache 的對(duì)應(yīng)塊； 2,把內(nèi)存地址的區(qū)號(hào)與 cache 塊 的標(biāo)記比較, 如兩者相 等且有效位為 1,就為命中, 以塊內(nèi)地址拜望 Cache 數(shù)據(jù)區(qū)； 如兩者不相等或有效位不為 1,就拜望內(nèi)存； 組相聯(lián)

11、cache 地址的變換過(guò)程和數(shù)據(jù)檢索過(guò)程： 1,第一以 內(nèi)存 地址的組號(hào) q 找到 cache 中的組；如： 物理地址的組號(hào)為 1,就對(duì)應(yīng) cache 第 1 組； 2,由于主存與 cache 其組內(nèi)的塊之間接受全相連映 射, 因此把 內(nèi)存 地址的區(qū)號(hào),組內(nèi)塊號(hào)與 cache 目錄區(qū)所存的區(qū) 號(hào),組內(nèi)塊號(hào)比較,如有相同者就為命中； 3,如命中,以物理地址的塊內(nèi)地址查找某字, 否就訪 問(wèn)內(nèi)存； 10,何謂寫通 cache 和寫回 cache,兩者有何區(qū)分？ 接受寫通法進(jìn)行數(shù)據(jù)更新的 cache 稱為寫通 cache； 寫通法是指 CPU 在執(zhí)行寫操作時(shí),必需把數(shù)據(jù)同時(shí)寫入 cache 和主存；

12、接受寫回法進(jìn)行數(shù)據(jù)更新的 cache 稱為寫回 cache； 寫回法是指 CPU 在執(zhí)行寫操作時(shí),被寫的數(shù)據(jù)只寫入 cache,不寫入主存；僅當(dāng)需要替換時(shí),才把已經(jīng)修改的 cache 塊寫回到主存 中； 第 5 頁(yè),共 11 頁(yè)寫通 cache 和寫回 cache 的區(qū)分主要表達(dá)在 執(zhí)行寫操 作時(shí)數(shù)據(jù)是否同時(shí)寫入主存, 寫通 cache 的欲寫 數(shù)據(jù)同時(shí) 寫入 cache 和主存； 寫回 cache 的欲寫 數(shù)據(jù)只寫 cache, 入 不寫入主存, 僅當(dāng)需要替換時(shí), 才把已經(jīng)修改的 cache 塊 寫回到主存中； 11,說(shuō)明 ARM 儲(chǔ)備器儲(chǔ)備拜望過(guò)程； 12, arm 的 MMU 主要主要實(shí)

13、現(xiàn)何功能； 答： MMU 主要主要實(shí)現(xiàn)功能是： 1, 虛擬儲(chǔ)備空間到物理儲(chǔ)備空間的映射；在 ARM 中接受了頁(yè)式虛擬儲(chǔ)備治理,通過(guò)兩級(jí)頁(yè)表實(shí)現(xiàn) 虛擬地址到物理地址的映射； 2, 儲(chǔ)備器拜望權(quán)限的把握； 3, 設(shè)置虛擬儲(chǔ)備空間的緩沖的特性,主要包括 Cache,write buffer 的配置； 13,協(xié)處理器 cp15 主要主要實(shí)現(xiàn)何功能； 答： 協(xié)處理器 cp15 用于處理,把握 ARM 的特殊性能,包括： 1, 片上儲(chǔ)備器治理單元 MMU 的特性； 第 6 頁(yè),共 11 頁(yè)2, 指令,數(shù)據(jù)緩存的特性； 3, 寫緩沖器的特性； 為把握這些特性, CP15 供應(yīng)了 16 個(gè)額外寄存器； 14,

14、簡(jiǎn)述 MMU 使能時(shí)儲(chǔ)備拜望過(guò)程 ；（設(shè) chach 為一級(jí) cache） 答：使能 MMU 時(shí)儲(chǔ)備拜望過(guò)程 ： 通過(guò)配置 cp15 寄存器,設(shè)置為 MMU 使能 : （ 1） 如 cache 使能,依據(jù) arm 輸出的虛擬地址在 CACHE 中 搜尋 ;如 cache 命中 , arm 處理器與 cache 交換數(shù)據(jù)； （ 2） 如 cache 禁止或 cache 未命中,第一拜望 TLB ,依據(jù) arm 輸出的虛擬地址在 TLB 中搜尋,如 TLB 命中,將 TLB 中的物理頁(yè)地址與虛擬地址的頁(yè)內(nèi)偏移量拼接成 物理地址,拜望主存并把該塊數(shù)據(jù)讀取到 cache使能時(shí) 中； （ 3） 如 ca

15、che 且 TLB 均未命中,拜望主存中的頁(yè)表； 15, ARM 支持的物理頁(yè)有幾種類型,其容量為何值？ ARM 支持的物理頁(yè)有四種類型,分別是： 1m 的頁(yè), 64k 的大頁(yè), 4k 的小頁(yè), 1k 的微頁(yè)或微小頁(yè)； 第 7 頁(yè),共 11 頁(yè)16,簡(jiǎn)述接受單步頁(yè)表搜尋過(guò)程； （如一級(jí)頁(yè)表的頁(yè)表項(xiàng)為 1M 的段,接受單步頁(yè)表搜尋； 如為細(xì)頁(yè)表或粗頁(yè)表的頁(yè)表項(xiàng)就接受兩步搜尋； ） 搜尋步驟： 1,第一由 c2 寄存器的高 18 位和規(guī)律地址的高 12 位拼接 成段描述符的物理地址,如下圖所示： 2,依據(jù)上述地址檢索一級(jí)頁(yè)表找到段描述符,把段描述 符中的高 12 位和虛擬地址的低 20 位拼接成

16、32 位物理地址, 并由此地址拜望主存物理頁(yè)及相應(yīng)儲(chǔ)備單元； 17,簡(jiǎn)述使用粗頁(yè)表和 4k 頁(yè)的二級(jí)虛實(shí)地址轉(zhuǎn)換過(guò)程； 1,第一把 c2 寄存器中的 18 位頁(yè)表基址作為粗頁(yè)表描述 符的地址的高 18 位,虛擬地址的高 12 位作為粗頁(yè)表描述符 的地址的中間部分, 00 作為粗頁(yè)表描述符的地址的最低 2 位, 由此得到粗頁(yè)表描述符的物理地址；依據(jù)粗頁(yè)表描述符的物 理地址,檢索一級(jí)頁(yè)表,找到粗頁(yè)表描述符； 2,把粗頁(yè)表描述符 22 位二級(jí)頁(yè)表基址與虛擬地址的中間 8 位和 00 拼接成 4k 頁(yè)描述符的物理地址, 依據(jù) 4k 頁(yè)描述符 的物理地址,檢索二級(jí)頁(yè)表,找到 4k 頁(yè)表描述符； 3,將

17、4k 頁(yè)表描述符中的高 20 位物理地址與虛擬地址的 第 8 頁(yè),共 11 頁(yè)低 12 位拼接成主存物理地址,并由此拜望某儲(chǔ)備單元； 18,微處理器及嵌入式系統(tǒng)的總線一般由幾部分組成, arm中實(shí)現(xiàn)儲(chǔ)備器及外設(shè)讀,寫操作的把握信號(hào)是什么？ 微處理器及嵌入式系統(tǒng)的總線一般由 3 部分組成,其分別是： 1,數(shù)據(jù)總線：傳送數(shù)據(jù)信息的信號(hào)線,通常為雙向,三態(tài) 總線； 2,地址總線：用來(lái)傳送地址信息的信號(hào)線,通常為單向, 三態(tài)總線 3,把握總線：傳送把握信息的信號(hào)線； arm 中實(shí)現(xiàn)儲(chǔ)備器及外設(shè)讀, 寫操作的把握信號(hào)分別是 ； 19,何謂總線主控設(shè)備,總線從設(shè)備,并舉例說(shuō)明之； 何謂主控設(shè)備是指能把握總

18、線并啟動(dòng)數(shù)據(jù)傳送的任何 設(shè)備稱做主控器或主設(shè)備,如 CPU 和 DMA 把握器 ；總線 從設(shè)備就是指能夠響應(yīng)總線主設(shè)備發(fā)出的總線命令的任何 設(shè)備,如儲(chǔ)備器； 20,什么是系統(tǒng)總線,微機(jī)和 arm 使用何系統(tǒng)總線？ 系統(tǒng)總線是指把微機(jī)系統(tǒng)內(nèi)各部件的相互連接的總線,例, 微機(jī)的 ISA ,EISA , VESA ,PCI等微機(jī)標(biāo)準(zhǔn)總線, arm 的 片上總線； 第 9 頁(yè),共 11 頁(yè)21,簡(jiǎn)述總線周期的四個(gè)階段； 一個(gè)總線周期的四個(gè)階段： 1.總線請(qǐng)求和仲裁階段 由需要使用總線的主控設(shè)備向總線 仲裁機(jī)構(gòu)提出訪用總線的請(qǐng)求,經(jīng)總線仲裁機(jī)構(gòu)仲裁確定, 把下一個(gè)傳送周期的總線使用權(quán)支配給哪一個(gè)請(qǐng)求源； 2,尋址階段 取得總線使用權(quán)的主控設(shè)備,通過(guò)地址總 線發(fā)出本次要拜望的從屬設(shè)備的儲(chǔ)備器地址,或 I/O 端口地 址及有關(guān)命令, 通過(guò)譯碼使參與本次傳送操作的從屬設(shè)備被 選中,并開頭啟動(dòng)； 3,數(shù)據(jù)傳送階段 主控設(shè)備和從屬設(shè)備進(jìn)行數(shù)據(jù)交換； 4,終止階段 主控設(shè)備,從屬設(shè)備的有關(guān)信息均從系統(tǒng)總 線上撤除,讓出總線,以便其他模塊能連續(xù)使用； 22,簡(jiǎn)述主設(shè)備和從設(shè)備之間的三種數(shù)據(jù)傳輸方式； 主設(shè)備和從設(shè)備之間的數(shù)據(jù)傳輸方式： 一,同步式傳輸 使用一個(gè)同步時(shí)鐘作為把握數(shù)據(jù)的傳輸； 主設(shè)備與 從設(shè)備進(jìn)行一次傳輸