同步時(shí)序電路實(shí)驗(yàn)報(bào)告

1、同步時(shí)序電路一、 實(shí)驗(yàn)?zāi)康?、進(jìn)一步強(qiáng)化multisim仿真軟件的使用。2、掌握設(shè)計(jì)同步時(shí)序電路的邏輯、方法。二、實(shí)驗(yàn)原理(1)五進(jìn)制計(jì)數(shù)器有五個(gè)狀態(tài)，需要三位二進(jìn)制數(shù)碼，因此需要三個(gè)JK觸發(fā)器。設(shè) 三個(gè)JK觸發(fā)器的輸入為1J、IK, 2J、2K, 3J、3K,輸出為Q3、Q2、QE(2)由狀態(tài)轉(zhuǎn)移關(guān)系可以求出激勵(lì)函數(shù)：1J=Q2, 1K=Q3,2J=QI, 2K=1,3J=3K=Q2。(3) JK觸發(fā)器74LSH2D的邏輯符號(hào)如圖8T6中器件U1A、U1B、U2A所示,使能端 R為置0端,S為置1端,且低電平有效。三、實(shí)驗(yàn)步驟與結(jié)果創(chuàng)立電路測(cè)試JK觸發(fā)器74LS112D的功能。步驟：1.在元

2、(器)件庫(kù)中選中JK觸發(fā)器74LS112D,示波器，開(kāi)關(guān)，地，直流源和 時(shí)鐘。2 ,按如圖連接電路。3.測(cè)試原件功能。電路圖：JKQ00不變01010111翻轉(zhuǎn)函數(shù)表達(dá)式:Qn+1=JQn +K Qn創(chuàng)立電路在元(器)件庫(kù)中選三個(gè)JK觸發(fā)器74LS112D做記憶元件，選方波發(fā)生器做時(shí)鐘脈沖信號(hào)。電源VI設(shè)置為5V。三個(gè)JK觸發(fā)器74LS112D從左至右依次為QI、Q2、Q3其使能端R、S均接 1(V1),1J 接,1K 接 Q3, 2J 接 QI, 2K 接 1, 3尸3K 接 Q2。三個(gè)JK觸發(fā)器的時(shí)鐘信號(hào)都接在方波發(fā)生器+端以構(gòu)成同步計(jì)數(shù)。方波發(fā)生器V2設(shè)置電壓為5V,頻率lkHo用邏輯分

3、析儀顯示輸出，連接電路如下圖。電路圖:(1)觀測(cè)輸出三個(gè)JK觸發(fā)器74LS112D的輸出Q均接在邏輯分析儀上，以測(cè)試各觸發(fā)器的電路的輸出波形如下圖。由輸出波形可以看出Q3, Q2, Q1的狀態(tài)按000、001 010、101、110循環(huán)，從而構(gòu)成五進(jìn)制同步計(jì)數(shù)器。 波形：此電路的驅(qū)動(dòng)方程為:人=3跖=1此電路的特征方程為：（將J、K帶入QJjQn +K Qn）=0。:+甕&。彳=。坦+冢金夕=3-。:+-。:此電路的輸出方程為:y = Q；Q；=Q；列出狀態(tài)轉(zhuǎn)換表為:QIQ1Q；Q；+lQ2+lQi+lYr o o o/O 0 100 0 1，,O 1 000 10/O 1 100 11，/I

4、 0 001 o o,/I 0 1010 1/I 1 00_ 1 i o/0 0 01i i i0 0 01列出狀態(tài)轉(zhuǎn)換圖為:時(shí)序圖為:Logic Analyzer-XLA1XTime (s) 0.000m 1.800m3.600m5.400m.7.200m 9.000m5Ii ：r-3： n-n6n11：i_Term 5 Term 6Term 7 Term 8Term 9Term 10Term 11 Term 12 Term 13 Term 14Term 15 Term 16 ClodQnt Clock_Qua Trigg_Qua-ClockTriggerI Stop |T1 4- 4T2T2-T10.000 S0.000 s0.000 sOOOf OOOfClocks/Div19囹set.ResetSet External (C) Qu