常用組合邏輯部

1、關(guān)于常用組合邏輯部第一張，PPT共八十九頁，創(chuàng)作于2022年6月第5章 常用組合邏輯部件5.1 加法器5.2 數(shù)值比較器5.3 編碼器5.4 譯碼器5.5 數(shù)據(jù)選擇器5.6 數(shù)據(jù)分配器退出第二張，PPT共八十九頁，創(chuàng)作于2022年6月5.1 加法器第三張，PPT共八十九頁，創(chuàng)作于2022年6月1、半加器5.1.1 半加器和全加器能對兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加而求得和及進(jìn)位的邏輯電路稱為半加器。加數(shù)本位的和向高位的進(jìn)位第四張，PPT共八十九頁，創(chuàng)作于2022年6月2、全加器能對兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來的進(jìn)位，即相當(dāng)于3個(gè)1位二進(jìn)制數(shù)相加，求得和及進(jìn)位的邏輯電路稱為全加器。Ai、Bi：加

2、數(shù)， Ci-1：低位來的進(jìn)位，Si：本位的和， Ci：向高位的進(jìn)位。第五張，PPT共八十九頁，創(chuàng)作于2022年6月全加器的邏輯圖和邏輯符號第六張，PPT共八十九頁，創(chuàng)作于2022年6月 用與門和或門實(shí)現(xiàn)第七張，PPT共八十九頁，創(chuàng)作于2022年6月 用與或非門實(shí)現(xiàn)先求Si和Ci。為此，合并值為0的最小項(xiàng)。再取反，得：第八張，PPT共八十九頁，創(chuàng)作于2022年6月第九張，PPT共八十九頁，創(chuàng)作于2022年6月實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路稱為加法器。1、串行進(jìn)位加法器5.1.2 加法器構(gòu)成：把n位全加器串聯(lián)起來，低位全加器的進(jìn)位輸出連接到相鄰的高位全加器的進(jìn)位輸入。特點(diǎn)：進(jìn)位信號是由低位向高位逐級傳

3、遞的，速度不高。第十張，PPT共八十九頁，創(chuàng)作于2022年6月2、并行進(jìn)位加法器（超前進(jìn)位加法器）進(jìn)位生成項(xiàng)進(jìn)位傳遞條件進(jìn)位表達(dá)式和表達(dá)式4位超前進(jìn)位加法器遞推公式第十一張，PPT共八十九頁，創(chuàng)作于2022年6月超前進(jìn)位發(fā)生器第十二張，PPT共八十九頁，創(chuàng)作于2022年6月加法器的級連集成二進(jìn)制4位超前進(jìn)位加法器第十三張，PPT共八十九頁，創(chuàng)作于2022年6月5.1.3 加法器的應(yīng)用1、8421 BCD碼轉(zhuǎn)換為余3碼BCD碼+0011=余3碼2、二進(jìn)制并行加法/減法器C0-10時(shí)，B0=B，電路執(zhí)行A+B運(yùn)算；當(dāng)C0-11時(shí)，B1=B，電路執(zhí)行AB=A+B運(yùn)算。第十四張，PPT共八十九頁，創(chuàng)作

4、于2022年6月3、二-十進(jìn)制加法器修正條件第十五張，PPT共八十九頁，創(chuàng)作于2022年6月5.2 數(shù)值比較器第十六張，PPT共八十九頁，創(chuàng)作于2022年6月用來完成兩個(gè)二進(jìn)制數(shù)的大小比較的邏輯電路稱為數(shù)值比較器，簡稱比較器。5.2.1 1位數(shù)值比較器設(shè)AB時(shí)L11；AB時(shí)L21；AB時(shí)L31。得1位數(shù)值比較器的真值表。第十七張，PPT共八十九頁，創(chuàng)作于2022年6月邏輯表達(dá)式邏輯圖第十八張，PPT共八十九頁，創(chuàng)作于2022年6月5.2.2 4位數(shù)值比較器第十九張，PPT共八十九頁，創(chuàng)作于2022年6月真值表中的輸入變量包括A3與B3、A2與B2、A1與B1 、A0與B0和A與B的比較結(jié)果，A

5、B、AB、 AB必須預(yù)先預(yù)置為0 ，最低4位的級聯(lián)輸入端AB和A=B 必須預(yù)先預(yù)置為0、1。第二十三張，PPT共八十九頁，創(chuàng)作于2022年6月并聯(lián)擴(kuò)展第二十四張，PPT共八十九頁，創(chuàng)作于2022年6月5.3 編碼器第二十五張，PPT共八十九頁，創(chuàng)作于2022年6月實(shí)現(xiàn)編碼操作的電路稱為編碼器。5.3.1 二進(jìn)制編碼器1、3位二進(jìn)制編碼器輸入8個(gè)互斥的信號輸出3位二進(jìn)制代碼真值表第二十六張，PPT共八十九頁，創(chuàng)作于2022年6月邏輯表達(dá)式邏輯圖第二十七張，PPT共八十九頁，創(chuàng)作于2022年6月2、3位二進(jìn)制優(yōu)先編碼器在優(yōu)先編碼器中優(yōu)先級別高的信號排斥級別低的，即具有單方面排斥的特性。設(shè)I7的優(yōu)先

6、級別最高，I6次之，依此類推，I0最低。真值表第二十八張，PPT共八十九頁，創(chuàng)作于2022年6月邏輯表達(dá)式第二十九張，PPT共八十九頁，創(chuàng)作于2022年6月邏輯圖8線-3線優(yōu)先編碼器如果要求輸出、輸入均為反變量，則只要在圖中的每一個(gè)輸出端和輸入端都加上反相器就可以了。第三十張，PPT共八十九頁，創(chuàng)作于2022年6月3、集成3位二進(jìn)制優(yōu)先編碼器ST為使能輸入端，低電平有效。YS為使能輸出端，通常接至低位芯片的端。YS和ST配合可以實(shí)現(xiàn)多級編碼器之間的優(yōu)先級別的控制。YEX為擴(kuò)展輸出端，是控制標(biāo)志。 YEX 0表示是編碼輸出； YEX 1表示不是編碼輸出。集成3位二進(jìn)制優(yōu)先編碼器74LS148第三

7、十一張，PPT共八十九頁，創(chuàng)作于2022年6月集成3位二進(jìn)制優(yōu)先編碼器74LS148的真值表輸入：邏輯0(低電平）有效輸出：邏輯0(低電平）有效第三十二張，PPT共八十九頁，創(chuàng)作于2022年6月集成3位二進(jìn)制優(yōu)先編碼器74LS148的級聯(lián)16線-4線優(yōu)先編碼器第三十三張，PPT共八十九頁，創(chuàng)作于2022年6月5.3.2 二-十進(jìn)制編碼器1、8421 BCD碼編碼器輸入10個(gè)互斥的數(shù)碼輸出4位二進(jìn)制代碼真值表第三十四張，PPT共八十九頁，創(chuàng)作于2022年6月邏輯表達(dá)式邏輯圖第三十五張，PPT共八十九頁，創(chuàng)作于2022年6月2、8421 BCD碼優(yōu)先編碼器真值表第三十六張，PPT共八十九頁，創(chuàng)作于

8、2022年6月邏輯表達(dá)式第三十七張，PPT共八十九頁，創(chuàng)作于2022年6月邏輯圖第三十八張，PPT共八十九頁，創(chuàng)作于2022年6月3、集成10線-4線優(yōu)先編碼器第三十九張，PPT共八十九頁，創(chuàng)作于2022年6月5.4 譯碼器第四十張，PPT共八十九頁，創(chuàng)作于2022年6月把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。5.4.1 二進(jìn)制譯碼器設(shè)二進(jìn)制譯碼器的輸入端為n個(gè)，則輸出端為2n個(gè)，且對應(yīng)于輸入代碼的每一種狀態(tài)，2n個(gè)輸出中只有一個(gè)為1（或?yàn)?），其余全為0（或?yàn)?）。二進(jìn)制譯碼器可以譯出輸入變量的全部狀態(tài)，故又稱為變量譯碼器。第四十一張，PPT共八十九頁，創(chuàng)作

9、于2022年6月1、3位二進(jìn)制譯碼器真值表輸入：3位二進(jìn)制代碼輸出：8個(gè)互斥的信號第四十二張，PPT共八十九頁，創(chuàng)作于2022年6月邏輯表達(dá)式邏輯圖電路特點(diǎn)：與門組成的陣列第四十三張，PPT共八十九頁，創(chuàng)作于2022年6月2、集成二進(jìn)制譯碼器74LS138A2、A1、A0為二進(jìn)制譯碼輸入端， 為譯碼輸出端（低電平有效），G1、 、為選通控制端。當(dāng)G11、 時(shí)，譯碼器處于工作狀態(tài)；當(dāng)G10、時(shí)，譯碼器處于禁止?fàn)顟B(tài)。第四十四張，PPT共八十九頁，創(chuàng)作于2022年6月真值表輸入：自然二進(jìn)制碼輸出：低電平有效第四十五張，PPT共八十九頁，創(chuàng)作于2022年6月3、74LS138的級聯(lián)第四十六張，PPT共

10、八十九頁，創(chuàng)作于2022年6月二-十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的4位二進(jìn)制編碼（BCD碼），分別用A3、A2、A1、A0表示；輸出的是與10個(gè)十進(jìn)制數(shù)字相對應(yīng)的10個(gè)信號，用Y9Y0表示。由于二-十進(jìn)制譯碼器有4根輸入線，10根輸出線，所以又稱為4線-10線譯碼器。5.4.2 二-十進(jìn)制譯碼器1、8421 BCD碼譯碼器把二-十進(jìn)制代碼翻譯成10個(gè)十進(jìn)制數(shù)字信號的電路，稱為二-十進(jìn)制譯碼器。第四十七張，PPT共八十九頁，創(chuàng)作于2022年6月真值表第四十八張，PPT共八十九頁，創(chuàng)作于2022年6月邏輯表達(dá)式邏輯圖第四十九張，PPT共八十九頁，創(chuàng)作于2022年6月將與門換成與非門，則輸出為反變量，

11、即為低電平有效。第五十張，PPT共八十九頁，創(chuàng)作于2022年6月、集成8421 BCD碼譯碼器74LS42第五十一張，PPT共八十九頁，創(chuàng)作于2022年6月5.4.3 顯示譯碼器1、數(shù)碼顯示器用來驅(qū)動(dòng)各種顯示器件，從而將用二進(jìn)制代碼表示的數(shù)字、文字、符號翻譯成人們習(xí)慣的形式直觀地顯示出來的電路，稱為顯示譯碼器。第五十二張，PPT共八十九頁，創(chuàng)作于2022年6月第五十三張，PPT共八十九頁，創(chuàng)作于2022年6月b=c=f=g=1，a=d=e=0時(shí)c=d=e=f=g=1，a=b=0時(shí)共陰極第五十四張，PPT共八十九頁，創(chuàng)作于2022年6月2、顯示譯碼器真值表僅適用于共陰極LED真值表第五十五張，P

12、PT共八十九頁，創(chuàng)作于2022年6月a的卡諾圖第五十六張，PPT共八十九頁，創(chuàng)作于2022年6月b的卡諾圖c的卡諾圖第五十七張，PPT共八十九頁，創(chuàng)作于2022年6月d的卡諾圖e的卡諾圖第五十八張，PPT共八十九頁，創(chuàng)作于2022年6月f的卡諾圖g的卡諾圖第五十九張，PPT共八十九頁，創(chuàng)作于2022年6月邏輯表達(dá)式第六十張，PPT共八十九頁，創(chuàng)作于2022年6月邏輯圖第六十一張，PPT共八十九頁，創(chuàng)作于2022年6月2、集成顯示譯碼器74LS48引腳排列圖第六十二張，PPT共八十九頁，創(chuàng)作于2022年6月功能表第六十三張，PPT共八十九頁，創(chuàng)作于2022年6月輔助端功能第六十四張，PPT共八十

13、九頁，創(chuàng)作于2022年6月5.4.4 譯碼器的應(yīng)用1、用二進(jìn)制譯碼器實(shí)現(xiàn)邏輯函數(shù)畫出用二進(jìn)制譯碼器和與非門實(shí)現(xiàn)這些函數(shù)的接線圖。寫出函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式，并變換為與非-與非形式。第六十五張，PPT共八十九頁，創(chuàng)作于2022年6月2、用二進(jìn)制譯碼器實(shí)現(xiàn)碼制變換十進(jìn)制碼8421碼第六十六張，PPT共八十九頁，創(chuàng)作于2022年6月十進(jìn)制碼余3碼第六十七張，PPT共八十九頁，創(chuàng)作于2022年6月十進(jìn)制碼2421碼第六十八張，PPT共八十九頁，創(chuàng)作于2022年6月3、數(shù)碼顯示電路的動(dòng)態(tài)滅零第六十九張，PPT共八十九頁，創(chuàng)作于2022年6月5.5 數(shù)據(jù)選擇器第七十張，PPT共八十九頁，創(chuàng)作于2022年6月

14、5.5.1 4選1數(shù)據(jù)選擇器真值表邏輯表達(dá)式地址變量輸入數(shù)據(jù)由地址碼決定從路輸入中選擇哪路輸出。第七十一張，PPT共八十九頁，創(chuàng)作于2022年6月邏輯圖第七十二張，PPT共八十九頁，創(chuàng)作于2022年6月5.5.2 集成數(shù)據(jù)選擇器集成雙4選1數(shù)據(jù)選擇器74LS153選通控制端S為低電平有效，即S=0時(shí)芯片被選中，處于工作狀態(tài)；S=1時(shí)芯片被禁止，Y0。第七十三張，PPT共八十九頁，創(chuàng)作于2022年6月集成8選1數(shù)據(jù)選擇器74LS151第七十四張，PPT共八十九頁，創(chuàng)作于2022年6月74LS151的真值表第七十五張，PPT共八十九頁，創(chuàng)作于2022年6月數(shù)據(jù)選擇器的擴(kuò)展第七十六張，PPT共八十九

15、頁，創(chuàng)作于2022年6月5.5.3 用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)基本原理數(shù)據(jù)選擇器的主要特點(diǎn)：（1）具有標(biāo)準(zhǔn)與或表達(dá)式的形式。即：（2）提供了地址變量的全部最小項(xiàng)。（3）一般情況下，Di可以當(dāng)作一個(gè)變量處理。因?yàn)槿魏谓M合邏輯函數(shù)總可以用最小項(xiàng)之和的標(biāo)準(zhǔn)形式構(gòu)成。所以，利用數(shù)據(jù)選擇器的輸入Di來選擇地址變量組成的最小項(xiàng)mi，可以實(shí)現(xiàn)任何所需的組合邏輯函數(shù)。第七十七張，PPT共八十九頁，創(chuàng)作于2022年6月基本步驟確定數(shù)據(jù)選擇器確定地址變量 2 1 n個(gè)地址變量的數(shù)據(jù)選擇器，不需要增加門電路，最多可實(shí)現(xiàn)n1個(gè)變量的函數(shù)。3個(gè)變量，選用4選1數(shù)據(jù)選擇器。A1=A、A0=B邏輯函數(shù) 1 選用74LS153

16、 2 74LS153有兩個(gè)地址變量。第七十八張，PPT共八十九頁，創(chuàng)作于2022年6月求Di 3 （1）公式法函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式：4選1數(shù)據(jù)選擇器輸出信號的表達(dá)式：比較L和Y，得： 3 第七十九張，PPT共八十九頁，創(chuàng)作于2022年6月畫連線圖 4 4 第八十張，PPT共八十九頁，創(chuàng)作于2022年6月求Di的方法（2）真值表法C=1時(shí)L=1，故D0=CL=0，故D2=0L=1，故D3=1C=0時(shí)L=1，故D1=C第八十一張，PPT共八十九頁，創(chuàng)作于2022年6月求Di的方法（3）圖形法D0D1D3D2第八十二張，PPT共八十九頁，創(chuàng)作于2022年6月用數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù)：例選用8選1數(shù)據(jù)選擇器74LS151設(shè)A2=A、A1=B、A0=C求DiD0=DD2=1D6=1D4=DD1=DD3=0D7=0D5=1第八十三張，PPT共八十九頁，創(chuàng)作于2022年6月畫連線圖第八十四張，PPT共八十九頁，創(chuàng)作于2022年6月5.6 數(shù)據(jù)分配器第八十五張，PPT共八十九頁，創(chuàng)作于2022年6月5.6.1 1路-4路數(shù)據(jù)分配器由