說明07電科電子檔

1、目錄摘要Abstract第一章緒論11.1課題背景21.2國內(nèi)外市場發(fā)展情況及趨勢21.3課題意義與目標(biāo)31.4本課題主要研究內(nèi)容結(jié)構(gòu)安排4第二章系統(tǒng)的硬件結(jié)構(gòu)52.1課題系統(tǒng)整體結(jié)構(gòu)52.2FPGA 簡介及其實現(xiàn)的設(shè)計72.2.1FPGA 簡介72.2.2FPGA 的實現(xiàn)設(shè)計的方法82.3LCD 技術(shù)及 12864 點整液晶顯示器簡介9LCD 技術(shù)9LCD12864 點整液晶顯示器簡介11點陣 LCD 的顯示原理16Quatus2.4簡介172.5VerilogHDL 硬件描述語言簡介18FPGA 的 LCD 12684 的控制設(shè)計192.6第三章FPGA 的 LCD 12864 驅(qū)動的設(shè)計

2、及實現(xiàn)213.1接口電路設(shè)計213.2工作原理圖及程序223.2.1工作原理圖223.2.2工作源程序223.3模塊的測試與使用方法233.3.1 模塊的使用方法233.3.2 圖像模塊的顯示233.4進行仿真分析24第四章課題總結(jié)評估26本課題總結(jié)26本課題個人評估264.14.2參考文獻27致謝28附錄29基于 FPGA 的 LCD12864的驅(qū)動設(shè)計摘要隨著科學(xué)技術(shù)的飛速發(fā)展，社會生產(chǎn)力的提高，電視技術(shù)和計算機技術(shù)已成為現(xiàn)代信息和信息處理的重要。視屏圖像疊加是多技術(shù)應(yīng)用領(lǐng)域之一，是電視技術(shù)與計算機技術(shù)結(jié)合的產(chǎn)物。視屏符號疊加技術(shù)是視屏圖像疊加技術(shù)的一個分支，它在原來的電視圖像信號上實現(xiàn)疊

3、加字符信息。及時給出和增加了原畫面無法表達或無法明確表達的信息，使畫面圖文清晰、美觀，從而獲得了廣泛的使用。本課題的主要任務(wù)是設(shè)計基于 FPGA 的 LCD12864 控制器的設(shè)計。 控制器部分采用 VHDL 語言來進行編寫，程序主要用狀態(tài)機作為主要控制方式，圖像顯示和字符顯示是該控制器的主要部分。在的顯示功能上采用顯示控制模塊與字符調(diào)用 RAM 相結(jié)合的方式，使其能方便的調(diào)用液晶自帶文字顯示字符，而圖片顯示模塊則通過特殊的理算法解決了圖像顯示緩沖區(qū) X 地址不斷移位以及上下半屏分開，通過ROM 來顯示。最后實現(xiàn)使用 FPGA 在 LCD上的任意位置顯示任意的 16*16 像素的中文字符以及

4、16*8 的英文字符，另外要能根據(jù)輸入數(shù)據(jù)的變化同步變化 LCD 上顯示的內(nèi)容。同時要能將模塊中的數(shù)據(jù)正常地顯示在LCD 上。本課題的研究有助于關(guān)于FPGA 系列產(chǎn)品的研發(fā)，特別是 LCD 產(chǎn)品的研發(fā)。由于這些模塊的通用性，使的采用 FPGA 產(chǎn)品上出現(xiàn)了 LCD，大大使其，為行業(yè)與生活帶來了新的變化。： FPGA；LCD12864；圖像；字符；控制器The LCD12864 Driver Based On FPGA DesignAbstractWiththedevelopmentofscienceandtechnology,improvement, TV technology and com

5、puter technology has information communication and information prosing mainsolproductivitye the modernmeans. Monitor theimage of multimedia technology applicationsuposition is one ofeviositionand computer technology is the combination of. Tap tap symbols suptechnique is a branch of images stacking t

6、echnique, ithe original TV image signalsuperimed character information implemented on. Timely given and increased theoriginal picture cannot express or unable to articulate information, makes thgraphic clear, beautiful, so a wide range of use.ctureThis topic is the task is to design based on FPGA LC

7、D12864 the controllerdesign. Controllart adopts VHDL language to write, theme procedure mainly usese machine as the main control mode, image display and character display is themain part of the controller. The display in used on display and control module and character calls the way of the combinati

8、on of the RAM, making it convenient to call LCD display character library to own words and pictures showed module, through the spe l reason algorithm can solve the image display buffer X address constantly shiftand fluctuation half screen separate problem, by reading pictures to show picturesROM. Fi

9、nally implemenions use FPGA in anyition on the LCD display any 16* 16 pixels of Chicharacters and 16 * 8 English characters, in addition to thechanges according to the input data displayed on the LCD synchronous change content. Simultaneously must be able to will be stored module to display the imag

10、edata on normal in LCD. This topic research helps about FPGA series productdevelopment, espelly LCD products development. Because these modules of theuniversal, make more based on FPGA product appeared on the LCD, big ambassadorfor our industry, itsegration with life brings new changes.Keywords:FPGA

11、，LCD12864，Image，Character，Controller第一章 緒論1.1課題背景目前以硬件描述語言（Verilog 或 VHDL）所完成的電路設(shè)計，可以經(jīng)過簡單的綜合與布局，快速的燒錄到 FPGA 上進試，是現(xiàn)代 IC 設(shè)計驗證的技術(shù)主流。這些可編輯原件可以被用來實現(xiàn)一些基本的邏輯門電路（如NOT、OR、AND 等）或者更復(fù)雜的一些組合功能。但在大多數(shù)的 FPGA 里面，這些可編輯的原件里也包含原件（如觸發(fā)器）或者其他更加完整的快。系統(tǒng)設(shè)計師可以根據(jù)需要通過可編輯的連接幫 FPGA的邏輯塊進行連接，就好像是一個電路板被放到里一樣。FPGA 一般比（ASIC）的速度慢，無法進行

12、復(fù)雜的的設(shè)計，而且會消耗的能量。但是他們可也快速成品、可以修改程序中的錯誤，而起價錢也比較便宜。所以廠商會一般會使用編寫較差得 FPGA。早在 1980 年代中期，F(xiàn)PGA 已近早 CPLD 設(shè)備中扎根。CPLD 和 FPGA包括了一些相對大數(shù)量的可編輯邏輯單元。CPLF 邏輯門得密度在幾千到幾萬邏輯單元之間，而 FPGA 卻在幾萬到幾百萬之間。CPLD 和 FPGA 的主要區(qū)別是他們的系統(tǒng)結(jié)構(gòu)。這系統(tǒng)結(jié)構(gòu)由一個或者多個可編輯的結(jié)果之和的邏輯組列和一些想多少量的鎖定寄存器。這樣的結(jié)果是缺乏編輯靈活性，但是卻又可能預(yù)計的延遲時間和邏輯單元對連接單元高比率的優(yōu)點。而FPGA 卻是有很多連接單元，這

13、樣雖然讓它可以更加靈活的編輯。本課題主要任務(wù)是設(shè)計基于 FPGA 的 LCD12864 控制器的設(shè)計?？刂破鞑糠植捎?VHDL 語言來進行編寫，程序主要用狀態(tài)機作為主要控制方式，圖像顯示和字符顯示是該控制器的主要部分。在顯示功能上采用顯示控制模塊與字符調(diào)用 RAM 相結(jié)合的方式，使其能方便的調(diào)用液晶自帶文字顯示字符，而圖片顯示模塊則通過特殊的理算法解決了圖像顯示緩沖區(qū) X 地址不斷移位以及上下半屏分開，通過ROM 來顯示。最后實現(xiàn)使用 FPGA 在LCD 上的任意位置顯示任意的 16*16 像素的中文字符以及 16*8 的英文字符，另外要能根據(jù)輸入數(shù)據(jù)的變化同步變化 LCD 上顯示的內(nèi)容。同時

14、要能將模塊中的數(shù)據(jù)正常地顯示在 LCD 上。本課題的研究有助于關(guān)于 FPGA 系列產(chǎn)品的研發(fā)，特別是 LCD 產(chǎn)品的研發(fā)。由于這些模塊的通用性，使的采用 FPGA產(chǎn)品上出現(xiàn)了 LCD，大大使其，為行業(yè)與生活帶來了新的變化。1.2 國內(nèi)外市場發(fā)展情況及趨勢晰 TV（HDTV）是液晶顯示（LCD）技術(shù)的應(yīng)用領(lǐng)域，它比標(biāo)準(zhǔn)LCD 技術(shù)需要更高的分辨率，而數(shù)據(jù)速率和功耗也增加了。因為提高了數(shù)據(jù)速率，所以高速運動需要專門的圖像處理算法。這些算法可以在現(xiàn)場可編程門陣列（FPGA）中實現(xiàn)，將數(shù)字信號正確的轉(zhuǎn)換、在顯示面板上。LCD設(shè)計采用 FPGA，可以靈活的重新配置圖像處理算法，在相同硬件上，使所有產(chǎn)品中

15、不同尺寸的 LCD 能夠適應(yīng)不斷增加的數(shù)據(jù)速率。特別是在數(shù)字消費類市場上，F(xiàn)PGA 能夠為數(shù)字電視和顯示提供最有效的成本、性能和靈活性均衡方案。LCD TV 制造商可以充分利用 FPGA 技術(shù)，實現(xiàn)產(chǎn)品及時面市，使產(chǎn)品迅速進入零售，在競爭中占據(jù)最有利地位。一個 LCD 系統(tǒng)可以圍繞 FPGA操作系統(tǒng)的 FPGA 協(xié)處理器展開設(shè)計，其中運行實時顯示設(shè)備。研究不僅可以在顯示的中心控制部分采用 FPGA，在處理數(shù)據(jù)通道上也可以采用 FPGA。比如，F(xiàn)PGA 非常適合實現(xiàn)一些可選顯示功能，對流進行實時圖像縮放處理。一代 FPGA 含有經(jīng)過優(yōu)化的硬件編碼數(shù)字信號處理和圖像處理的基本單元。DSP 模塊的高

16、速并行處理能力（DSP）模塊，組成適用于圖像處理等需要較大數(shù)據(jù)吞吐量的 DSP 應(yīng)用。最常用的 DSP 函數(shù)包括有限沖擊響應(yīng)（FIR）濾波、復(fù)雜 FIR 濾波、快速換（DCT）以及相關(guān)算法等。變換（FFT）、離散余弦變這些函數(shù)是 HDTV 和其他復(fù)雜 LCD 應(yīng)用的基本構(gòu)建模塊。在 LCD 系統(tǒng)中使用 FPGA 技術(shù)還具有另一個好處系統(tǒng)研究可以在產(chǎn)品整個生命周期中進行多次編程設(shè)計，這一關(guān)鍵特性使設(shè)計不必重新設(shè)計整個系統(tǒng)，就可以在產(chǎn)品更新?lián)Q代中不斷增加產(chǎn)品新功能。隨著市場競爭越來越大，液晶顯示器廠商的成本壓力也越來越大，他們必須采用更簡單的線路設(shè)計實現(xiàn)液晶顯示器的功能，從而降低成本，這樣才能在市

17、場競爭中立于不敗之地。 LCD 控制 IC 必將向高集成度方向發(fā)展，以滿足市場需要。但在 LCD 的應(yīng)用以及市場方面，雖然仍然是中小尺寸液晶顯示屏(LCD)的最主要應(yīng)用設(shè)備，但便攜導(dǎo)航設(shè)備(PND)、數(shù)碼相框和 MP3/便攜器(PMP)等新型設(shè)備，正在該市場的銷售額中占有越來越大的份額。因為這些產(chǎn)品所使用的顯示屏大于所用的顯示屏，所以在供應(yīng)商的工廠中同樣需要的面板，這對于 LCD 面板生產(chǎn)商來說是個絕好的機會。各種中小尺寸 LCD 的產(chǎn)能擴張和價格下降，促進了其應(yīng)用領(lǐng)域的多元化。這又進一步刺激了需求，并吸引許多其它產(chǎn)品來采用中小型 LCD，如白色家電和零售標(biāo)牌。大多數(shù)行業(yè)內(nèi)的公司認(rèn)為，為了利用

18、市場和新興產(chǎn)品，中小尺寸顯示屏供應(yīng)商必須相應(yīng)地平衡和調(diào)整策略，否則就可能錯失整個市場。目前該領(lǐng)域的發(fā)展趨勢如下：提高集成水平，即怎樣把的功能電路集成到一個上以降低整個系統(tǒng)的成本。需求最小化動態(tài)補償間隔行算法，在提高圖像質(zhì)量的基礎(chǔ)上減小面積，從而幫成本降到最低。在和低價位系統(tǒng)中，動態(tài)自適應(yīng)性隔行轉(zhuǎn)逐行沒有被實現(xiàn)，但在高端產(chǎn)品中，此項技術(shù)是必須實現(xiàn)的，因為圖像清晰度是必須的。1.3課題意義與目標(biāo)本課題的主要內(nèi)容是基于 FPGA 的 LCD 控制器的設(shè)計研究，并兼顧程序的易用性以方便以后模塊的移植。該課題設(shè)計到 FPGA 得應(yīng)用，LCD 驅(qū)動的研究，字符以及圖像顯示模式的研究等知識。并利用 QUAR

19、TUS II 實現(xiàn)相關(guān)模塊的設(shè)計，在 FPGA 上實現(xiàn)對 LCD 的控制，顯示任意中文，英文和圖像。本課題研究的主要目標(biāo)有：掌握 FPGA 對 LCD 的控制方法，使其為本課題研究做好理論準(zhǔn)備；通過 FPGA 對 LCD 的控制，使得任何開發(fā)者都可以較為簡單的通過顯示控制模塊在液晶顯示器上顯示所需要的內(nèi)容；算法的實現(xiàn)：對于 12864 的特殊圖像 RAM 對應(yīng) LCD 的顯示形式，采用特定的算法，使其取模后的圖像得到所對應(yīng)的數(shù)組，無需經(jīng)過處理便可以通過FPGA 顯示在 LCD 上。其課題難點主要有：12864 的液晶模塊指令比較復(fù)雜，采用 FPGA 設(shè)計需要定義的變量和狀態(tài)相比也會很多；中文和

20、英文字符的顯示部分程序要考慮該程序的易用性，使其方便來移值后的使用；對于圖像顯示部分，由于 12864 的圖形顯示 GDRAM 的地址尋址方式的獨特性，并不是都是從 0 到 15 循環(huán)的，而是隨著行數(shù)的增加會做一個移位，同時在 LCD 屏幕上的點陣也被拆分為上下兩個半屏，其分別對應(yīng) Y 地址的 0-8和 8-15，這會導(dǎo)致取模后的圖形所對應(yīng)的數(shù)組，如果按照普通的方法則不能正常顯示。1.4本課題主要研究內(nèi)容結(jié)構(gòu)安排本課題一共分為四個章節(jié)，首先第一章是緒論部分，論述了基于 FPGA 技術(shù)的 LCD12864的設(shè)計背景、方法、意義及其目標(biāo)；第二章主要介紹系統(tǒng)的硬件結(jié)構(gòu)，大致包含 FPGA 與 LCD

21、12864模塊的特點及原理圖，以及 Quatus和verilogHDL簡介的介紹；第三章主要介紹各個模塊是怎樣設(shè)計與實現(xiàn)的；最后一章則是該設(shè)計的總結(jié)、分析及展望。第二章系統(tǒng)的硬件結(jié)構(gòu)2.1課題系統(tǒng)整體結(jié)構(gòu)本課題對 12864 的具體結(jié)構(gòu)有了比較深入的了解，12864 分左右兩屏，像素點為 128*64 個像素點，行有 128 個像素點，列個像素點，行又設(shè)置為 8頁，在 12864 默認(rèn)狀態(tài)下中文字體都是 16*16 的大小，每個頁包含 8 個像素行，所以要顯示一個中文就需要 2 頁；初始行的設(shè)定可以使得你要顯示的字出現(xiàn)在任意你想要的位置。對液晶顯示器的編程就是向 DDRAM 中寫數(shù)據(jù)。在寫 D

22、DRAM 之前，需要先清除 RAM，且左屏和右屏要分別進行清除。方法就是向 RAM 的所有單元寫入 0 值。12864 寫驅(qū)動程序的時候需要寫七個指令分別是：“檢忙”，“寫指令”，“寫數(shù)據(jù)”，“寫顯示開關(guān)”，“寫頁”，“寫列”，“寫初始行”。本方案采用的 FPGA 為 Alter 公司的 EP1C3，它可提供系統(tǒng)的時鐘及讀寫控制，驅(qū)動電路通過串口和上位機進行通訊，數(shù)據(jù)通過串口傳輸?shù)?FPGA 的片上 ROM 中，傳輸結(jié)束后 FPGA 上的液晶顯示驅(qū)動電路開始工作，控制信號發(fā)生器產(chǎn)生控制信號及地址， 并將由片上 ROM 讀出的像素點的值送 LCD 顯示器顯示該控制器分為字符顯示模塊和顯示模塊兩個

23、主要部分。在字符的顯示功能上采用顯示控制模塊與字符調(diào)用RAM 相結(jié)合的方式，使使用者能方便地調(diào)用液晶自帶的字顯示字符；而顯示模塊則通過特殊的處理算法解決了圖像顯示緩沖區(qū) X 地址不斷移位以及上下半屏分開，通過ROM 來顯示。最后實現(xiàn)使用 FPGA 在LCD 上的任意位置顯示任意的 16*16像素的中文字符以及 16*8 的英文字符，另外要能根據(jù)輸入數(shù)據(jù)的變化同步變化LCD 上顯示的內(nèi)容。同時要能將如圖 2.1 為系統(tǒng)整體結(jié)構(gòu)：模塊中的數(shù)據(jù)正常地顯示在 LCD 上.NN功能仿真是否正確？Y功能仿真是否正確？N綜合后仿真是否正確？N功能仿真是否正確？Y布局后仿真是否正確？N根據(jù)仿真與驗證后是否正確

24、？N圖 2.1系統(tǒng)整體結(jié)構(gòu)加載配置調(diào)試實現(xiàn)布局布線綜合優(yōu)化電路設(shè)計與輸入系統(tǒng)設(shè)計電路構(gòu)思2.2FPGA 簡介及其實現(xiàn)的設(shè)計2.2.1FPGA 簡介FPGA 作為一種可編輯邏輯器件，現(xiàn)場可編程門點陣的出現(xiàn)是可編輯邏輯器件發(fā)展的必然，它的出現(xiàn)推動著卡編程邏輯器件的進一步發(fā)展。由此說，了解了可編輯邏輯器件的發(fā)展歷程，也就更加的了解了 FPGA 的發(fā)展歷程。對于可編輯邏輯器件（FPGA）是 20 世紀(jì) 70 年代發(fā)展起來的一種新型領(lǐng)域，它的應(yīng)用不但簡化了電路圖的設(shè)計，降低了成本，提高了系統(tǒng)的可靠性，而且還給數(shù)字系統(tǒng)的設(shè)計方法帶來了歷史性的變化?？删庉嬤壿嬈骷陌l(fā)展是以微電子創(chuàng)作技術(shù)的不斷進步為基礎(chǔ)的，

25、其結(jié)構(gòu)和工藝的變化都經(jīng)歷了一個不斷發(fā)展的變革歷程。早期的可編輯邏輯器件只有可編程只讀器，紫外線可擦除制度器和電可擦除只讀器 3 種。如今，F(xiàn)PGA 器件以成為當(dāng)前主流的可編輯邏輯器件之一，經(jīng)過近 20 多年的發(fā)展，可編輯邏輯器件已經(jīng)取得了飛一般的發(fā)展，資源更加豐富了，使用起來也越來越方便，對于將來的可編輯邏輯器件，密度會更高，速度會更快，功能損耗會更低，同時還會增加的新功能，向著集成可編程邏輯、CPU、器等組件的可編程單片機系統(tǒng)方向發(fā)展。FPGA 的英文全稱是 FieldProgrammable Gate Array，即現(xiàn)場可編程門陣列，它是在 GAL、PAL、CPLD 等可編程器件的基礎(chǔ)上發(fā)

26、展的產(chǎn)物。它是作 電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的而且克服了原有可編程器件門電路數(shù)有限的缺點。1集成，F(xiàn)PGA 采用了邏輯單元陣列 LCA（Logic Cell Array）這樣一個概念，內(nèi)部包括可配置邏輯模塊 CLB（Configurable Logic Block）、輸出輸入模塊 IOB（Input Output Block）和特點主要有：連線（erconnect）三個部分。FPGA 的基本采用 FPGA 設(shè)計 ASIC 電路，用戶不需要投片生產(chǎn)，就能得到合用;的FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片;FPGA有豐富的觸發(fā)器和 IO 引

27、腳;件之一;兼容。FPGA 是 ASIC 電路中設(shè)計周期最短、開發(fā)費用最低、風(fēng)險最小的器FPGA 采用高速OS 工藝，功耗低，可以與 CMOS、TTL 電平所以說，F(xiàn)PGA佳選擇之一。是小批量系統(tǒng)提高系統(tǒng)提高集成度和可靠性的最FPGA 主要有以下四種配置模式：并行主模式為一片 FPGA 加一片 EPROM 的方式;主從模式可以支持一片 PROM 編程多片 FPGA;串行模式可以采用串行 PROM 編程 FPGA；外設(shè)模式可以將 FPGA 作為微處理器的外設(shè)，由微處理器對其編程。FPGA 的實現(xiàn)設(shè)計的方法2.2.2對于可編輯邏輯器件，從實現(xiàn)原理上講，目前 FPGA 的結(jié)構(gòu)主要分為兩種：一種是基于

28、 SRAM（靜態(tài)隨機器）結(jié)構(gòu)的 FPGA；另外一種則是反熔絲技術(shù)的 FPGA。SRAM 結(jié)構(gòu)的 FPGA 技術(shù)，Xilinx 和 Altera 處于領(lǐng)先的地位，以推出一系列的產(chǎn)品器件；在反熔絲技術(shù)方面，Ac、Quicklogic 和 Cypress 是領(lǐng)先的廠商。集成密度高，寄存器資源豐富，適合做時序邏輯設(shè)計，多用于上萬門以上的設(shè)計，如數(shù)字信號處理和各種算法的實現(xiàn)等；還有一個就是基于乘積項結(jié)構(gòu)和EEPROM 工藝的 FPGA，其集成密度低，乘積項資源豐富，適合組合邏輯設(shè)計，多用于 5000 門以下的設(shè)計，如編碼，譯碼電路等。FPGA 的常用設(shè)計方法包括“自頂向下”和“自頂向上”。目前用于大規(guī)模

29、的 FPGA 設(shè)計的一般選擇“自頂向下”的設(shè)計方法。所謂的“自頂向下”設(shè)計方法簡單的說，就是采用可完全獨立于廠商及其產(chǎn)品結(jié)構(gòu)的描述語言，在功能級設(shè)計產(chǎn)品進行定義，并結(jié)合功能仿真技術(shù)，以確保設(shè)計的準(zhǔn)確性，在功能定義完成后，可以利用邏輯綜合技術(shù)把功能描述轉(zhuǎn)換成其具體的結(jié)構(gòu)的網(wǎng)表文件，輸出給廠商的布局布線器進行布局布線。其中布局布線結(jié)果還可以反標(biāo)回同一仿真器，進行包括功能和時序的后驗證，以保證布局布線所帶來的門延遲時不會影響其設(shè)計的性能。一般說,其完整的 FPGA 設(shè)計流程包括電路設(shè)計與輸入、功能仿真、綜合、綜合后仿真、實現(xiàn)與布局布線、布局布線后仿真與驗證、板級仿真與驗證、調(diào)試與加載配置。這一設(shè)計流

30、程在 EDA法也沒有特別大的差別。其中 QuartusII工具中的體現(xiàn)是差不多的,的設(shè)計方是 Altera 公司近年來推出的一款成功的綜合型的 EDA階段。下面結(jié)合 QuartusIIFPGA 設(shè)計流程的各個電路設(shè)計與輸入。電路設(shè)計與輸入是指通過某些規(guī)范的描述方式,將工程師的電路構(gòu)思輸入給 EDA 工具。常用的設(shè)計輸入方法有硬件描述語言(HDL) 和原理圖設(shè)計輸入方法等。在 QuartusII 中用戶可以使用 QuartusII 原理圖輸入方式、文本輸入方式、模塊輸入方式以及 EDA 設(shè)計輸入工具等來表達自己的設(shè)計。功能仿真。又稱作綜合前仿真,其主要目的在于驗證設(shè)計的電路結(jié)構(gòu)和功能是否和設(shè)計意

31、圖相符。在 QuartusIIQuartusII 中也可以使用第中提供了 Simulator 和Waveform Editor 來進行仿真。工具( 如 M2Sim) 來進行仿真。綜合優(yōu)化。是指將 HDL 語言、原理圖等設(shè)計輸入翻譯成由與、或、非門,RAM ,觸發(fā)器等基本邏輯單元組成的邏輯連接(網(wǎng)表) ,并根據(jù)目標(biāo)與要求(約束條件) 優(yōu)化所生成的邏輯連接,輸出 edf 和 edn 等標(biāo)準(zhǔn)格式的網(wǎng)表文件, 供 FPGA/ CPLD 廠家的布局布線器進行實現(xiàn)。在 QuartusII 中可以使用（ysis &Synthesis）命令進行綜合,同時還可以使用第的綜合工具。綜合后仿真。其目的在于檢查綜合器

32、的綜合結(jié)果是否與設(shè)計輸入一致。功能仿真工具都支持綜合后仿真功能。實現(xiàn)與布局布線。將綜合生成的邏輯網(wǎng)表適配到具體的 FPGA/CPLD 器件上,這個過程叫做實現(xiàn)過程。在實現(xiàn)過程中最主要的過程是布局布線( Place And Route) 。所謂布局 ( Place) 是指將邏輯網(wǎng)表中的硬件源語或者底層單元合理地適配到 FPGA的固有硬件結(jié)構(gòu)上。所謂布線(Route) 是指根據(jù)布局的拓?fù)浣Y(jié)構(gòu),利用 FPGA的各種連線資源,合理正確連接各個元件的過程。在 QuartusII 中提供了 Fitter、Assignment Editor、FloorplanEditor、ChipEditor、增量布局布線

33、等功能進行實現(xiàn)與布局布線。布局布線后仿真與驗證。又稱為時 序仿真或 者后仿真 。其主要 目的在于 發(fā)現(xiàn)時序 ( TimingViolation) ,即不滿足時序約束條件或者器件固有時序規(guī)則(建立時間、保持時間等) 的情況。在 QuartusII 中有內(nèi)嵌的時序分析工具完成靜態(tài)時序分析(Sic Timingyzer) ;也可以使用第工具進行時序分析與驗證。板級仿真與驗證。目的是為了分析高速設(shè)計的信號完整性、電磁干擾( EMI) 等電路特性。加載配置與調(diào)試。將生成的配置文件寫入到 FPGA/ CPLD中進試。在 QuartusII 中通過 Assemble ( 生成編程文件) 、Programme

34、r (建立包含設(shè)計所有器件名稱和選項的鏈?zhǔn)轿募? 、轉(zhuǎn)換編程文件等功能支持此步驟。LCD 技術(shù)及 12864 點整液晶顯示器簡介LCD 技術(shù)在七十年代初期液晶開始作為一種顯示使用來說，液晶的應(yīng)用范圍被逐漸擴寬，到目前以涉及到很多方面，其中涉及到有機、/、電視、電腦和 DC/DN 的液晶顯示器等領(lǐng)域。早在 1984 年，歐美地區(qū)提出了 STN-LCD，TFT-LCD 技術(shù)也同時被提出，但不成熟，到 80 年代末期，掌握了 STN-LCD 的生產(chǎn)技術(shù)，在 1993 年，又掌握了 TFT-LCD 的生產(chǎn)技術(shù)，液晶顯示器開始向廉價成本方向發(fā)展。隨后 DSTN-LCD 也誕生了；另外一方面向高端的薄模式

35、品體管 TFT-LCD 發(fā)展，到1997 年建成了一大批大基板尺寸的第3 代TFT-LCD 生產(chǎn)線，生產(chǎn)TN-LCD。同時在東亞地區(qū)也逐步發(fā)展，成為世界液晶顯示器的主要生產(chǎn)。第 3第 4 帶 TFT-LCD 生產(chǎn)線開始建立，開始走在世界前茅。、韓國和中國在液晶顯示器生產(chǎn)技術(shù)上LCD 產(chǎn)業(yè)是繼半導(dǎo)體產(chǎn)業(yè)之后世界新的強勢發(fā)展產(chǎn)業(yè)，各地爭相上馬，作為經(jīng)營的重點，成為新的增長亮點。Resouccs公司的數(shù)字表明，世界平板顯示器市場將從年得億增長到年得 260 億，其年增長率為 10.9%。LCD 獨占 80%以上。其中 STN-LCD（超向列液晶顯示器件）以其降低成本，高可靠性成為了液晶仍為至整個平板

36、顯示技術(shù)領(lǐng)域的主品之一。2大家都知道，液晶是一種具有規(guī)則性分子排列的有機化合物，它不即不是液體也不是固體，它是介于液體和固體之間的物質(zhì)。把它加熱時，會呈現(xiàn)出透明的液體狀；把它冷卻時，則會出現(xiàn)結(jié)晶顆粒的固體狀態(tài)。液晶按照分子結(jié)構(gòu)的排列可分為不同的三種：粘士狀得 Smectic 液晶，細(xì)柱形的 Nematic 液晶和軟膠膽固醇狀得 Cholestic。這三種液晶狀得物理特性各不一樣，而第二類是細(xì)柱形的 Nematic 液晶最適用來制造的液晶顯示器。其中 LCD 初始化包含有設(shè)置顯示圖形區(qū)是地址，顯示開關(guān)。圖形地區(qū)地址：在點陣式液晶圖形顯示器中，LCD 屏幕上的每一個顯示單元對應(yīng)一個地址，從左下角開

37、始，從左到右，從上到下。在圖形顯示方式下，顯示單元的是 1*8點陣（即為一個字節(jié)），對應(yīng)于 12864 屏幕，它*8*2=1023 個顯示單元。顯示開關(guān)設(shè)置是將相應(yīng)的顯示方式打開。其中 LCD 清屏就是將顯存中的單元清零。32.3.2LCD12864 點整液晶顯示器簡介LCD(Liquid Crystal Display)是液晶顯示器，由于 LCD 的控制必須使用專用的驅(qū)動電路，而且 LCD 面板的接線需要特別的技巧，加上 LCD 面板結(jié)構(gòu)比較脆弱，由此一般不會被單獨使用，而是 LCD 面板、驅(qū)動與控制電路組合在一個 LCD模塊上（簡稱 LCM）。LCM 是一種很省電的顯示裝置，它常被應(yīng)用于數(shù)

38、字或者微型計算機的控制系統(tǒng)，作為簡易的人機接口。412864 液晶顯示屏共有 12864 點陣，即每行顯示 128 點，每列顯示 64 點。此種型號的液晶顯示屏以中間間隔平均劃分為左屏和右屏分別顯示，均為 6464 點陣，而且各自都有獨立的片選信號控制選擇。先顯示左屏，左屏全部顯示完后才能顯示右屏。顯示屏上的顯示數(shù)據(jù)由顯示數(shù)據(jù)隨機器 DDRAM 提供。DDRAM 每字節(jié)中的每 1 個 bit，對應(yīng)顯示屏上的 1 個點。bit 值為 1，對應(yīng)點顯示，反之不顯示。如 2.2 圖為 LCD12864 實物圖:圖 2.2LCD12864 實物圖DDRAM 與顯示屏的對應(yīng)位置如圖 2.3 為每一點對應(yīng)的

39、地址信息。每半屏顯示數(shù)據(jù)共有 512 字節(jié)的 DDRAM，其中分為 8 個數(shù)據(jù)頁來管理，這些頁對應(yīng)的顯示屏從上到下 分為 07 頁，每頁 64 字節(jié)，涵蓋半邊顯示屏的 64 行64 列8bit 點陣數(shù)據(jù)。向顯示屏寫數(shù)據(jù)實際上是向 DDRAM 中寫數(shù)據(jù)，DDRAM 不同頁和不同列中的字節(jié)數(shù)據(jù)唯一對應(yīng)顯示屏一行的 8 個顯示點。如，向 DDRAM第 0 頁的第 0 列寫入數(shù)據(jù) 00010100B，那么顯示屏左上角第 0 列的 8 個顯示點只有從上往下的第 3 和 5 點顯示。其中不同頁和不同列 DDRAM 的尋址，通過左半屏和右半屏各自的頁地址計數(shù)器和列地址計數(shù)器實現(xiàn)，因此對顯示屏 DDRAM寫顯

40、示數(shù)據(jù)需要先設(shè)置頁地址和列地址。如圖 2.4 為 12864 點陣液晶顯示：圖 2.412864 點陣型液晶顯示器的結(jié)構(gòu)框圖其中：IC1 控制模塊的，IC2 控制模塊的右半屏。IC3 為行驅(qū)動器。IC1，IC2為列驅(qū)動器。IC1，IC2，IC3 含有如下主要功能器件。了解如下器件有利于對 LCD 模塊的編程。指令寄存器(IR)IR 是用來寄存指令碼，與數(shù)據(jù)寄存器寄存數(shù)據(jù)相對應(yīng).當(dāng) D/I=1 時，在 E信號下降沿的作用下，指令碼寫入 IR。數(shù)據(jù)寄存器(DR)DR 是用來寄存數(shù)據(jù)的，與指令寄存器寄存指令相對應(yīng).當(dāng) D/I=1 時，在 E 信號的下降沿作用下，圖形顯示數(shù)據(jù)寫入 DR，或在 E 信號

41、作用下由 DR 讀到DB7DB0 數(shù)據(jù)總線.DR 和 DDRAM 之間的數(shù)據(jù)傳輸是模塊自動執(zhí)行的。狀態(tài)寄存器有效數(shù)據(jù)位 3 位，用于“忙”信號標(biāo)志位（BF），復(fù)位標(biāo)志位（RST）以及開/關(guān)顯示狀態(tài)位（ON/OFF）。XY 地址計數(shù)器XY 地址計數(shù)器是一個 9 位計數(shù)器。高三位是 X 地址計數(shù)器，低 6 位為 Y 地址計數(shù)器，XY 地址計數(shù)器實際上是作為 DDRAM 的地址指針，X 地址計數(shù)器為 DDRAM的頁指針，Y 地址計數(shù)器為 DDRAM 的 Y 地址指針。X 地址計數(shù)器是沒有記數(shù)功能的，只能用指令設(shè)置。Y 地址計數(shù)器具有循環(huán)記數(shù)功能，各顯示數(shù)據(jù)寫入后，Y 地址自動加 1，Y地址指針從 0

42、 到 63。顯示數(shù)據(jù) RAM(DDRAM)DDRAM 是存貯圖形顯示數(shù)據(jù)的。DDRAM 與地址和顯示位置的關(guān)系見圖 1。Z 地址計數(shù)器Z 地址計數(shù)器是一個 6 位計數(shù)器，此計數(shù)器具備循環(huán)記數(shù)功能，它是用于顯示行掃描同步。當(dāng)一行掃描完成，此地址計數(shù)器自動加 1，指向下一行掃描數(shù)據(jù)，RST 復(fù)位后 Z 地址計數(shù)器為 0。Z 地址計數(shù)器可以用指令 DISPLAY START LINE 預(yù)置。因此，顯示屏幕的起始行就由此指令控制，即 DDRAM 的數(shù)據(jù)從哪一行開始顯示在屏幕的第一行。此模塊的 DDRAM 共 64 行，屏幕可以循環(huán)滾動顯示 64 行。12864 液晶顯示模塊外部引腳共有 20 個引腳，

43、包括 8 位雙向數(shù)據(jù)線、6 條控制線及電源線等。具體引腳功能見下所示：PIN1GND電源接入 ， 一般接 0V。PIN2電源接入 ， 一般接 5V。PIN3對比度調(diào)整端，VDD 和 GND 接可調(diào)電阻兩端，中間抽頭接至 V0。PIN4RS 指令/數(shù)據(jù)選擇PIN5R/W 讀寫選擇PIN6E，信號使能PIN7D0，數(shù)據(jù)位 0PIN8D1，數(shù)據(jù)位 1PIN9D2，數(shù)據(jù)位 2PIN10D3，數(shù)據(jù)位 3PIN11D4，數(shù)據(jù)位 4PIN12D5，數(shù)據(jù)位 5PIN13D6，數(shù)據(jù)位 6PIN14D7，數(shù)據(jù)位 7PIN15PSB 并行：PSB=1，可以接 VCCPIN16NC，不連接PIN17RST，模塊復(fù)位，

44、可不連接PIN18NC，不連接PIN19LED+ ，背光 ，一般接 5V。PIN20LED- ，背光 ，一般接 GND。LCD12864 的指令系統(tǒng)及時序顯示開關(guān)控制(DISPLAY ON/OFF)如表 2.1 為顯示開關(guān)控制：代碼R/WD/IDB7DB6DB5DB4DB3DB2DB1DB0形式0000111111表 2.1顯示開關(guān)控制設(shè)置屏幕顯示開/關(guān)。DB0=1，開顯示。DB0=0，關(guān)顯示。不影響 DDRAM 中的內(nèi)容。設(shè)置顯示起始行(DISPLAYSTART LINE) 如表 2.2 為顯示起始行：代碼R/WD/IDB7DB6DB5DB4DB3DB2DB1DB0形式0011A5A4A3A

45、2A1A0表 2.2顯示起始行前面在介紹 Z 地址計數(shù)器時已經(jīng)描述了顯示起始行是由 Z 地址計數(shù)器控制的。A5A06 位地址自動送入 Z 地址計數(shù)器，起始行的地址可以是 063 的任意一行。例如：選擇 A5A0 是 62,則起始行與 DDRAM 行的對應(yīng)關(guān)系如下：DDRAM 行：62 63012328 29屏幕顯示行： 12345631 32設(shè)置頁地址（SETPAGE “XADDRESS”)如表 2.3 為頁地址：代碼R/WD/I DB7DB6DB5DB4DB3DB2DB1DB0形式0010111A2A1A0表 2.3頁地址所謂頁地址就是 DDRAM 的行地址，8 行為一頁,模塊共 64 行即

46、 8 頁,A2A0表示 07 頁。讀寫數(shù)據(jù)對地址沒有影響,頁地址由本指令或 RST 信號改變復(fù)位后頁地址為 0。設(shè)置 Y 地址(SET YADDRESS) 如表 2.4 為 Y 地址：代碼R/WD/IDB7DB6DB5DB4DB3DB2DB1DB0形式0001A5A4A3A2A1A0表 2.4Y 地址此指令的作用是將 A5A0 送入 Y 地址計數(shù)器，作為 DDRAM 的 Y 地址指針。在對 DDRAM 進行讀寫操作后，Y 地址指針自動加 1,指向下一個 DDRAM 單元。讀狀態(tài)(SUS READ)如表 2.5 為讀狀態(tài)：代碼R/WD/IDB7DB6DB5DB4DB3DB2DB1DB0形式10B

47、USY0ON/OFFRET0000表 2.5讀狀態(tài)當(dāng)R/W=1D/I=0 時,在 E 信號為“H”的作用下，狀態(tài)分別輸出到數(shù)據(jù)總線(DB7DB0)的相應(yīng)位。BF：BF1，正在進行操作，BF0，空閑狀態(tài)。ON/OFF：ON/OFF1，表示顯示打開，ON/OFF0，表示顯示關(guān)閉。RST:RST=1 表示正在初始化，此時組件不接受任何指令和數(shù)據(jù)。寫顯示數(shù)據(jù)(WRITEDISPLAYDATE)如表 2.6 為寫顯示數(shù)據(jù)：代碼R/WD/IDB7DB6DB5DB4DB3DB2DB1DB0形式01D7D6D5D4D3D2D1D0表 2.6 寫顯示數(shù)據(jù)D7D0 為顯示數(shù)據(jù)，此指令把 D7D0 寫入相應(yīng)的 DD

48、RAM 單元,Y 地址指針自動加 1。讀顯示數(shù)據(jù)(READ DISPLAYDATE)如表 2.7 為讀顯示數(shù)據(jù)：代碼R/WD/IDB7DB6DB5DB4DB3DB2DB1DB0形式11D7D6D5D4D3D2D1D0表 2.7 讀顯示數(shù)據(jù)此指令把 DDRAM 的內(nèi)容 D7D0 讀到數(shù)據(jù)總線 DB7DB0，Y 地址指針自動加 1。讀、寫數(shù)據(jù)指令每執(zhí)行完讀、寫操作，離地址就自動增 1，必須注意的是，進行讀、寫操作之前，必須有一次空讀操作。緊接著再讀才會讀出所要讀的單元中的數(shù)據(jù)。52.3.3點陣 LCD 的顯示原理LCD（液晶顯示器）的工作原理就是利用液晶的物理特性，將液晶置于兩片導(dǎo)電玻璃中間，靠兩

49、個電極電場的驅(qū)動引起液晶分子向列的光電效應(yīng)，在電源接通/斷開控制下影響其液晶單元的透光率或者反光率，從而控制外光源的透射或者遮蔽功能，完成電光轉(zhuǎn)換，再利用 R、G、B 三基色信號的不同激勵，通過紅、綠、藍三色濾光模，完成時域和空間域的彩色重現(xiàn)。5在數(shù)字電路中，所有的數(shù)據(jù)都是以0和1來保存的，對 LCD 控制器進行不同的數(shù)據(jù)操作，可以得到不同的結(jié)果。對于顯示英文操作，由于英文字母種類很少，只需要8位（一字節(jié)）即可。而對于中文來說，常用卻有6000以上，于是的DOS 前輩想了一個辦法，就是將 ASCII 表的高128個很少用到的數(shù)值以兩個為一組來表示漢字，即漢字的內(nèi)碼。而剩下的低128位則留給英文

50、字符使用，即英文的內(nèi)碼。也就是說，得到了漢字的內(nèi)碼后，還僅是一組數(shù)字，那又如何在屏幕上去顯示呢？這就涉及到文字的字模，字模雖然也是一組數(shù)字，但它的意義卻與數(shù)字的意義有了根本的變化，它是用數(shù)字的各位信息來記載英文或漢字的形狀，如英文的A在字模的記載方式下圖2.4和2.5所示為 LCD 點陣圖：6圖2.5LCD 點陣圖圖 2.6 LCD 點陣圖2.4Quatus簡介Quartus 是 Altera 公司在 MAX+PLUS 基礎(chǔ)上推出的一種特別好的設(shè)計。支持原理圖、VHDL、Verilog-HDL 及 AHDL 等多種設(shè)計輸入形式，內(nèi)切入綜合器及仿真，可以完成沒設(shè)計輸入到硬件配置的完整的 PLD

51、設(shè)計流程。對于一個高性能、價格合理、盡快面市的方案，結(jié)合使用 Quartus IIAltera FPGA 將是非常好的選擇。Quartus 比所有競爭產(chǎn)品具有更佳的集成設(shè)計環(huán)境(例如綜合、仿真、邏輯分析和布局布線)。Quartus 平面配置器在輸入引腳至所有連接邏輯的信號追蹤上，色。集成的 Signal Tap 邏輯分析器非常易于使用，不像 MAX+PLUS 那樣，還要第開發(fā)工具。如圖 2.6 為 Quartus 的設(shè)計流程圖：6圖 2.6 Quartus 的設(shè)計流程圖Quartus 比 MAX+PLUS 更加可靠，特比是用戶界面更加友好，還有是在仿真，節(jié)點發(fā)現(xiàn)和引腳分配等方面。同樣，圖形激勵

52、比第的仿真工具更快、更有效。轉(zhuǎn)換設(shè)計一直非常簡單，在很短的時間內(nèi)，就可以適用到目標(biāo)器件中。2.5VerilogHDL 硬件描述語言簡介VerilogHDL 誕生于 1982 年。描述電路的方法很多，如原理圖、狀態(tài)圖、真硬件配置與驗時序仿真功能仿真設(shè)計編程設(shè)計輸入值、布爾方程等都是描述系統(tǒng)功能的有效方法但是，當(dāng)系統(tǒng)太復(fù)雜時，上述方法講為力電子工程師急切需要的新方法是對電路系統(tǒng)進行有效的描述，在這種需求的基礎(chǔ)上產(chǎn)生，發(fā)展了 HDL （ 硬件描述語言 ）， 它的英文全名是 egrated Circuirdware Description Language。7Very-High-SpeedVHDL 主

53、要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外，VHDL 的語言形式和描述方式與句法是十分類似于一般的計算機高級語言。VHDL 的程序結(jié)構(gòu)特點是將一項工程設(shè)計，或稱設(shè)計實體(可以是一個元件，一個電路模塊或一個系統(tǒng))分成外部(或稱可視部分,及端口)和(或稱不可視部分)，既涉及實體的功能和算法完成部分。在對一個設(shè)計實體定義了外部界面后，一旦其開發(fā)完成后，其他的設(shè)計就可以直接調(diào)用這個實體。這種將設(shè)計實體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè)計的基本點。應(yīng)用 VHDL 進行工程設(shè)計的優(yōu)點是多方面的。與其他的硬件描述語言相比，VHDL 具有更強的行為描述能力，從而決定了他成

54、為系統(tǒng)設(shè)計域最佳的硬件描述語言。強大的行為描述能力是避開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計大規(guī)模電子系統(tǒng)的重要保證。VHDL 豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設(shè)計早期就能查驗設(shè)計系統(tǒng)的功能可行性，隨時可對設(shè)計進行仿真模擬。VHDL 語句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計的分解和已有設(shè)計的再利用功能。符合市場需求的大規(guī)模系統(tǒng)高效，高速的完成必須有多人甚至多個代發(fā)組共同并行工作才能實現(xiàn)。對于用VHDL 完成的一個確定的設(shè)計，可以利用EDA 工具進行邏輯綜合和優(yōu)化，并自動的把 VHDL 描述設(shè)計轉(zhuǎn)變成門級網(wǎng)表。VHDL 對設(shè)計的描述具有相對獨立性，設(shè)計者可以不懂硬件的結(jié)

55、構(gòu)，也不必管理最終設(shè)計實現(xiàn)的目標(biāo)器件是什么，而進行獨立的設(shè)計。2.6FPGA 的 LCD 12684 的控制設(shè)計本課題系統(tǒng)中采用 FPGA 作為顯示控制器，用來產(chǎn)生行、列同步控制信號等相關(guān)的驅(qū)動信號，實時PC 機發(fā)來的顯示數(shù)據(jù)，并傳送給 LCD 顯示屏。采用VHDL 設(shè)計的模塊電路包括時鐘模塊、串行接口電路、RAM 塊、讀寫電路和時序產(chǎn)生電路。8其中根據(jù)該系統(tǒng)設(shè)計要求，使用 VHDL 語言，利用 Altera 提供的 FPGA/CPLD開發(fā)集成環(huán)境QuartusII 測試開發(fā)，要求能夠方便地使用所開發(fā)的LCD 控制模塊，在 LCD 屏幕上的任意位置顯示任意的中文和英文，同時可以根據(jù)輸入的動態(tài)數(shù)

56、據(jù)進行動態(tài)輸出，而且在顯示模式下可以直接講取模后的顯示在 LCD 上。系統(tǒng)設(shè)計主體框架，在系統(tǒng)上電后，F(xiàn)PGA 將首先對系統(tǒng)進行初始化操作，在初始化操作中最重要的是寄存器的復(fù)位，顯示開關(guān)的控制，功能設(shè)置以及對顯示屏幕進行清屏。之后通過顯示控制模塊對 LCD 進行顯示的控制，顯示控制模塊主要負(fù)責(zé)在 LCD 顯示多行字符時進行換行操作。在用戶指定數(shù)據(jù)在屏幕的指定顯示位置時設(shè)置所對應(yīng)的 RAM 的值，以及在圖像顯示時進行的 ROM 地址重算起，和對 LCD 顯示區(qū)對應(yīng) RAM 進行的寫入操作，其中的數(shù)據(jù)分別來自中英文字符模塊，動態(tài)數(shù)據(jù)模塊，和圖像模塊。第三章FPGA 的 LCD 12864 驅(qū)動的設(shè)

57、計及實現(xiàn)3.1接口電路設(shè)計所謂的接口電路就是幫微處理器與外部設(shè)備連接的中間，是 CPU 與與外界進行信息交換的電子系統(tǒng)。9研究該課題，通過前面對 12864 顯示屏引腳功能的分析可以知道，該模塊有一個整體的片選信號“E”，只有當(dāng)該信號為時，所有的電路才會有效。另外左右半屏各有一個選擇信號 CS1 和 CS2，CS1 和 CS2 各自為時，分別選中和右半屏。為了區(qū)分讀寫的是數(shù)據(jù)還是指令，還設(shè)置了一個數(shù)據(jù)/指令控制線 D/I。根據(jù)這些原則，設(shè)計出接口電路如圖 3.1 所示為接口電路。圖 3.1接口電路其中 FPGA 以設(shè)計靈活及速度快得特點，在數(shù)字了廣泛的應(yīng)用。液晶顯示器接口電路采用 FPGA集成

58、電路的設(shè)計中得到來實現(xiàn)，應(yīng)用硬件描述語言VHDL 進行編程，液晶顯示器接口原理圖如圖 3.2 所示，它主要由控制器、地址發(fā)生器和器三個模塊組成的，根據(jù) OCMJ 液晶顯示模塊的請求/應(yīng)答工作方式，當(dāng) busy 為低電平時 OCMJ 空閑，控制模塊的輸出信號 req 為發(fā)出接收數(shù)據(jù)請求，同時 en-out 為控制地址發(fā)生器，地址發(fā)生器產(chǎn)生的地址信號ADDR 給器模塊(ROM)，ROM 輸出數(shù)據(jù) DOUT 到液晶顯示器的數(shù)據(jù)輸入接口 DB0DB7；反之當(dāng) busy=1 時 OCMJ 忙于處理數(shù)據(jù)，req電平，其中地址信號不變，ROM 的輸出數(shù)據(jù)也不變。10，en-out 為低圖 3.2液晶顯示器接

59、口原理圖3.2 工作原理圖及程序3.2.1工作原理圖系統(tǒng)設(shè)計總框架圖如圖 3.3 所示，在系統(tǒng)通電后，F(xiàn)PGA 講首先對系統(tǒng)進行初始化操作，在初始化操作中最主要的是寄存器的復(fù)位，顯示開關(guān)的控制，功能設(shè)置以及對屏幕進行清屏。之后則通過顯示控制模塊對 LCD 進行顯示的控制，其中顯示控制模塊主要負(fù)責(zé)的是在 LCD 顯示多行字符時進行換行操作，在用戶指定數(shù)據(jù)并在屏幕的指定顯示位置所對應(yīng)的 RAM 的值，以級在圖像顯示時進行的 ROM 地址重算法，和對 LCD 顯示區(qū)時對應(yīng) RAM 進行是寫入操作，其中的數(shù)據(jù)分別來源于中文和英文的數(shù)據(jù)模塊，動態(tài)數(shù)據(jù)的模塊，以及圖像數(shù)據(jù)的模塊。對此模塊的設(shè)計，整體結(jié)構(gòu)以

60、狀態(tài)機來實現(xiàn)。圖 3.3 工作原理圖3.2.2工作源程序見附錄 1。RAM換行等控制起始地址設(shè)置清屏功能設(shè)置顯示開關(guān)控制寄存器復(fù)位英文字符動態(tài)數(shù)據(jù)圖像數(shù)據(jù)中文字符寫數(shù)據(jù)狀態(tài)寫入數(shù)據(jù)顯示控制初始化3.3 模塊的測試與使用方法3.3.1模塊的使用方法英文字符顯示英文字符時最常用到的一種顯示文本方式，操作起來也是最簡單的。只需要對其修改顯示 RAM 內(nèi)容即可。如果想改變顯示的內(nèi)容只需要改變進程中每一行末尾的 Char-to-eger 函數(shù)括號中的內(nèi)容即可。中文字符的顯示是同樣可以修改顯示的 RAM 模塊。動態(tài)數(shù)據(jù)的顯示主要是十進制數(shù)已經(jīng)在函數(shù)中定義。但是由于動態(tài)數(shù)據(jù)根據(jù)數(shù)據(jù)來源以及顯示格式的不同，顯