(Multisim數(shù)電仿真)半加器和全加器

1、 5/5(Multisim數(shù)電仿真)半加器和全加器 實(shí)驗(yàn)3.5 半加器和全加器 一、實(shí)驗(yàn)?zāi)康模?1學(xué)會(huì)用電子仿真軟件Multisim7進(jìn)行半加器和全加器仿真實(shí)驗(yàn)。 2學(xué)會(huì)用邏輯分析儀觀察全加器波形： 3分析二進(jìn)制數(shù)的運(yùn)算規(guī)律。 4. 掌握組合電路的分析和設(shè)計(jì)方法。 5驗(yàn)證全加器的邏輯功能。 二、實(shí)驗(yàn)準(zhǔn)備： 組合電路的分析方法是根據(jù)所給的邏輯電路，寫(xiě)出其輸入與輸出之間的邏輯關(guān)系(邏輯函數(shù)表達(dá)式或真值表)，從而評(píng)定該電路的邏輯功能的方法。一般是首先對(duì)給定的邏輯電路，按邏輯門(mén)的連接方法，逐一寫(xiě)出相應(yīng)的邏輯表達(dá)式，然后寫(xiě)出輸出函數(shù)表達(dá)式，這樣寫(xiě)出的邏輯函數(shù)表達(dá)式可能不是最簡(jiǎn)的，所以還應(yīng)該利用邏輯代數(shù)的

2、公式或者卡諾圖進(jìn)行簡(jiǎn)化。再根據(jù)邏輯函數(shù)表達(dá)式寫(xiě)出它的真值 W=3.5.1 A B AB AB WC X=3.5.2 W WC C X Y=3.5.3 XD D XD 2.進(jìn)行化簡(jiǎn)： A W+ =3.5.4 AB = + B AB B A A B X+ W C W + =.3.5.5 C + = + A B C ABC C A B B C A C D B B A X C Y D X D A D + = + + D + + =D B C A ABC C D B +.3.5.6 A + A+ BCD C D A AB CD B 3. 列真值表： 4.功能說(shuō)明： 邏輯圖是一個(gè)檢奇電路。輸入變量的取值中

3、，有奇數(shù)個(gè) 1 則有輸出，否則無(wú)輸出。 組合電路的設(shè)計(jì)目的就是根據(jù)實(shí)際的邏輯問(wèn)題，通過(guò)寫(xiě)出它的真值表和邏輯函數(shù)表達(dá)式，最終找到實(shí)現(xiàn)這個(gè)邏輯電路的器件,將它們組成最簡(jiǎn)單的邏輯電路。 例如：設(shè)計(jì)半加器邏輯電路。 1. 進(jìn)行邏輯抽象： 如果不考慮的來(lái)自低位的進(jìn)位將兩個(gè)1位二進(jìn)制數(shù)相加，稱(chēng)為半加。設(shè)A、B是兩個(gè)加數(shù)，S是它們的和，Ci是向高位的進(jìn)位。則根據(jù)二進(jìn)制數(shù)相加的規(guī)律，可以寫(xiě)出它們的真值表如表3.5.2所示。 表3.5.2： 2. 寫(xiě)出邏輯函數(shù)式： ? ?=+=AB Ci B A B A B A S 3.5.7 3. 選定器件的類(lèi)型： 可選異或門(mén)來(lái)實(shí)現(xiàn)半加和；可選兩片與非門(mén)(或一片與門(mén))實(shí)現(xiàn)向高

4、位的進(jìn)位。如圖 三、計(jì)算機(jī)仿真實(shí)驗(yàn)內(nèi)容： 1. 測(cè)試用異或門(mén)、與門(mén)組成的半加器的邏輯功能： (1). 按照?qǐng)D3.5.3所示，從電子仿真軟件Multisim7基本界面左側(cè)左列真實(shí)元件工具條中調(diào)出所需元件：其中，異或門(mén)74LS86N 從“TTL ”庫(kù)中調(diào)出；與門(mén)4081BD_5V 從“CMOS ”庫(kù)中調(diào)出。指示燈從電子仿真軟件Multisim7基本界面左側(cè)右列虛擬元件庫(kù)中調(diào)出，X1選紅燈；X2選藍(lán)燈。 圖3.5.3 (2).打開(kāi)仿真開(kāi)關(guān)，根據(jù)表3.5.3改變輸入數(shù)據(jù)進(jìn)行實(shí)驗(yàn)，并將結(jié)果填入表內(nèi)。 輸入輸出 A B S Ci 0 0 0 1 1 0 1 1 2. 測(cè)試全加器的邏輯功能： (1).從電子

5、仿真軟件Multisim7基本界面左側(cè)左列真實(shí)元件工具條中“CMOS”庫(kù)中調(diào)出或門(mén)4071BD_5V、與門(mén)4081BD_5V；從“TTL”庫(kù)中調(diào)出異或門(mén)74LS86D，組成仿真電路如圖3.5.4所示。 圖3.5.4 (2). 打開(kāi)仿真開(kāi)關(guān)，根據(jù)表3.5.4輸入情況實(shí)驗(yàn)，并將結(jié)果填入表內(nèi)。 輸 入 輸 出 A B 1 i C S i C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 3. 用邏輯分析儀觀察全加器波形： (1). 先關(guān)閉仿真開(kāi)關(guān)，在圖3.5.4中刪除除集成電路以外的其它元件。 (2). 點(diǎn)擊電仿真軟件Multisim7基本界面右側(cè)虛

6、擬儀器工具條中的“Word Generator ”按鈕，如圖3.5.5(左圖)所示，調(diào)出字信號(hào)發(fā)生器圖標(biāo)(右圖)“XWG1”，將它放置在電子平臺(tái)上。 圖3.5.5 (3). 再點(diǎn)擊虛擬儀器工具條中的“Logic Analyzer ” 按鈕，如圖3.5.6(左圖)所示，調(diào)出邏輯分析儀圖標(biāo)(右圖)“XLA1”，將它放置在電子平臺(tái)上。 圖3.5.6 (4). 連好仿真電路如圖3.5.7所示。 圖3.5.7 (5). 雙擊字信號(hào)發(fā)生器圖標(biāo)“XWG1”，將打開(kāi)它的放大面板如圖3.5.8所示。它是一臺(tái)能產(chǎn)生32位(路)同步邏輯信號(hào)的儀表。按下放大面板的“Controls”欄的“Cycle”按鈕，表示字信號(hào)發(fā)生器在設(shè)置好的初始值和終止值之間周而復(fù)始地輸出信號(hào)；單選“Display”欄下的“Hex”表示信號(hào)以十六進(jìn)制顯示；“Trigger”欄用于選擇觸發(fā)的方式；“Frequency”欄用于設(shè)置信號(hào)的頻率。 圖3.5.8 (6). 按下“Controls”欄的“Set”按鈕，將彈出對(duì)話(huà)框如圖3.5.9所示。單選“Display Type”欄下的16進(jìn)制“Hex”，再在設(shè)置緩沖區(qū)大小“Buffer Size”輸入“000B”即十六進(jìn)制的“11”，如圖中鼠標(biāo)手指所示，然后點(diǎn)擊對(duì)話(huà)框右上角“Accept”回到放大面板。