時序電路和組合電路_第1頁
時序電路和組合電路_第2頁
時序電路和組合電路_第3頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、、組合邏輯電路設(shè)計1.程序module encoder(a0,a1,a2,a3,y0,y1);input a0,a1,a2,a3;output y0,y1;wire 3:0 a;reg 1:0 y;assign a = (a3,a2,a1,a0;assign y0 = y0;assign y1 = y1;always (a)begincase (a)4b0001 : y = 2b00;4b0010 : y = 2b01;4b0100 : y = 2b10;4b1000 : y = 2b11;default : y = 2bxx;endcaseendendmodule2.仿真3.仿真波形分析程序

2、為編碼器程序，其中輸入端口 a0, al, a2, a3分別設(shè) 定時鐘周期為：400ns, 2us, 1.2us, 1.2us。從圖中可以看出： 編碼器沒有實現(xiàn)編碼器的功能，主要是對于不定狀態(tài)的處理。只 有部分滿足了編碼器的設(shè)計要求，其余的屬于不定狀態(tài)，是不應(yīng) 該出現(xiàn)的。只是由于使用了 case語句。綜合語句不會自動進(jìn)行 優(yōu)先級判定，而直接并行的綜合。1.程序module counter(nreset,clock,data);input nreset,clock;output 7:0 data;reg 7:0 data;always(posedge clock)beginif(!nreset) data=8h00;else data=data+1;endendmodule2.仿真：3.仿真結(jié)果分析程序為同步復(fù)位的加法技術(shù)器，從綜合結(jié)果來看，

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論