微機(jī)原理及接口2013年度第16次課20111205

1、微機(jī)原理及接口1第4章 半導(dǎo)體存儲(chǔ)器4.1 概述4.3 CPU與存儲(chǔ)器的連接4.2 隨機(jī)讀寫存儲(chǔ)器2第一節(jié) 概述一、存儲(chǔ)器的分類存儲(chǔ)器存放程序和數(shù)據(jù)的基本單元或設(shè)備。內(nèi)存外存：通過系統(tǒng)總線直接與CPU相連：通過I/O接口與CPU相連二、半導(dǎo)體存儲(chǔ)器的分類按制造工藝雙極型CMOS型HMOS型按應(yīng)用角度RAM：隨機(jī)讀寫存儲(chǔ)器 Random Access MemoryROM：只讀存儲(chǔ)器 Read Only Memory 第四章半導(dǎo)體存儲(chǔ)器3第四章半導(dǎo)體存儲(chǔ)器4第四章半導(dǎo)體存儲(chǔ)器第一節(jié) 概述一、存儲(chǔ)器的分類二、半導(dǎo)體存儲(chǔ)器的分類5第四章半導(dǎo)體存儲(chǔ)器第一節(jié) 概述三、半導(dǎo)體存儲(chǔ)器的指標(biāo) 半導(dǎo)體存儲(chǔ)器的指標(biāo)

2、：可靠性、功耗、價(jià)格、電源種類、芯片的容量和存取速度等等。(一) 容量 存儲(chǔ)器的容量是指每個(gè)存儲(chǔ)器芯片所能存儲(chǔ)的二進(jìn)制數(shù)的位數(shù)。存儲(chǔ)器容量表示方法：單元數(shù) X 數(shù)據(jù)線位數(shù)例如：Intel 2114容量為1k 4位/片單元數(shù)-半導(dǎo)體存儲(chǔ)器芯片有多少個(gè)存儲(chǔ)單元數(shù)據(jù)線位數(shù)-每個(gè)存儲(chǔ)單元中能放多少個(gè)二進(jìn)制位6第四章半導(dǎo)體存儲(chǔ)器第一節(jié) 概述一、存儲(chǔ)器的分類二、半導(dǎo)體存儲(chǔ)器的分類三、半導(dǎo)體存儲(chǔ)器的指標(biāo)(一) 容量(二) 存取速度 存取速度由存取時(shí)間衡量。從CPU給出有效的存儲(chǔ)器地址到存儲(chǔ)器給出有效數(shù)據(jù)所需要的時(shí)間。存取速度超高速存儲(chǔ)器300ns7第四章半導(dǎo)體存儲(chǔ)器第一節(jié) 概述第二節(jié) 隨機(jī)讀寫存儲(chǔ)器（RAM

3、）靜態(tài)RAM(SRAM)：存儲(chǔ)單元使用雙穩(wěn)態(tài)觸發(fā)器，可帶電信息可長期保存。動(dòng)態(tài)RAM(DRAM): 使用電容作存儲(chǔ)元件，需要刷新電路。集成度高，反應(yīng)快，功耗低，但需要刷新電路。 RAM 按功能可分為 靜態(tài)、動(dòng)態(tài)兩類8第四章半導(dǎo)體存儲(chǔ)器第二節(jié) 隨機(jī)讀寫存儲(chǔ)器（RAM）一、半導(dǎo)體存儲(chǔ)器的一般結(jié)構(gòu)9第四章半導(dǎo)體存儲(chǔ)器第二節(jié) 隨機(jī)讀寫存儲(chǔ)器（RAM）一、半導(dǎo)體存儲(chǔ)器的一般結(jié)構(gòu)1、存儲(chǔ)體（m*n結(jié)構(gòu)存儲(chǔ)矩陣，其中每個(gè)小方框代表一個(gè)基本存儲(chǔ)電路）10第四章半導(dǎo)體存儲(chǔ)器第二節(jié) 隨機(jī)讀寫存儲(chǔ)器（RAM）一、半導(dǎo)體存儲(chǔ)器的一般結(jié)構(gòu)2、地址緩沖器 用來存放CPU訪問存儲(chǔ)單元的地址。3、譯碼驅(qū)動(dòng)電路 將地址總線輸入

4、的地址碼轉(zhuǎn)換成與它對(duì)應(yīng)的譯碼輸出線上的高電平或低電平，以表示選中了某一單元。譯碼原理：11第四章半導(dǎo)體存儲(chǔ)器第二節(jié) 隨機(jī)讀寫存儲(chǔ)器（RAM）一、半導(dǎo)體存儲(chǔ)器的一般結(jié)構(gòu)4、讀/寫電路 完成對(duì)被選中單元中的各位的讀/寫操作5、數(shù)據(jù)緩沖器 暫時(shí)存放被讀/寫的數(shù)據(jù)，以協(xié)調(diào)CPU與存儲(chǔ)器或I/O接口的速度差異。6、控制邏輯 接收來自CPU的啟動(dòng)、片選、讀/寫及清楚控制信號(hào)，經(jīng)綜合處理后，發(fā)出一組時(shí)序信號(hào)來控制讀/寫操作。12第四章半導(dǎo)體存儲(chǔ)器第二節(jié) 隨機(jī)讀寫存儲(chǔ)器（RAM）二、隨機(jī)讀寫存儲(chǔ)器1、靜態(tài)存儲(chǔ)器-SRAM基本存儲(chǔ)電路：13第四章半導(dǎo)體存儲(chǔ)器第二節(jié) 隨機(jī)讀寫存儲(chǔ)器（RAM）二、隨機(jī)讀寫存儲(chǔ)器1、

5、靜態(tài)存儲(chǔ)器-SRAM特點(diǎn)：1）存取速度快，常用于作為高速緩沖存儲(chǔ)器（cache）2）可讀寫，失電后信息丟失3）集成度小（單片存儲(chǔ)容量?。?，功耗大典型芯片：6116（2K*8位） 62128(16K*8位)6224(8K*8位) 62256(32K*8位)14第四章半導(dǎo)體存儲(chǔ)器第二節(jié) 隨機(jī)讀寫存儲(chǔ)器（RAM）二、隨機(jī)讀寫存儲(chǔ)器1、靜態(tài)存儲(chǔ)器-SRAMSRAM內(nèi)部結(jié)構(gòu)：15第四章半導(dǎo)體存儲(chǔ)器第二節(jié) 隨機(jī)讀寫存儲(chǔ)器（RAM）二、隨機(jī)讀寫存儲(chǔ)器1、靜態(tài)存儲(chǔ)器-SRAM SRAM6264芯片的引腳：16第四章半導(dǎo)體存儲(chǔ)器第二節(jié) 隨機(jī)讀寫存儲(chǔ)器（RAM）二、隨機(jī)讀寫存儲(chǔ)器2、動(dòng)態(tài)存儲(chǔ)器-DRAM 存儲(chǔ)電路

6、：17第四章半導(dǎo)體存儲(chǔ)器第二節(jié) 隨機(jī)讀寫存儲(chǔ)器（RAM）二、隨機(jī)讀寫存儲(chǔ)器2、動(dòng)態(tài)存儲(chǔ)器-DRAM特點(diǎn)：1）由于采用對(duì)電容的充放電，存放信息，較SRAM存取速度慢2）可讀寫，失電后信息丟失3）功耗小，集成度高，單片存儲(chǔ)容量大4）需要配備刷新電路（2ms）典型芯片: 2164(64K*1位) 51C256(256K*1位) HM5116100(16M*1位)18第二節(jié) 隨機(jī)讀寫存儲(chǔ)器（RAM）二、隨機(jī)讀寫存儲(chǔ)器 2、動(dòng)態(tài)存儲(chǔ)器-DRAM19第四章半導(dǎo)體存儲(chǔ)器第一節(jié) 概述第二節(jié) 隨機(jī)讀寫存儲(chǔ)器（RAM）第三節(jié) CPU與存儲(chǔ)器的連接一、連接時(shí)應(yīng)注意的問題(一) CPU總線的帶負(fù)載能力 CPU通過總線

7、與內(nèi)存、I/O接口芯片連接。簡單系統(tǒng)CPU可直接與存儲(chǔ)器連接。當(dāng)CPU外接芯片較多，超出總線負(fù)載能力，必須加總線驅(qū)動(dòng)器。20第四章半導(dǎo)體存儲(chǔ)器第一節(jié) 概述第二節(jié) 隨機(jī)讀寫存儲(chǔ)器（RAM）第三節(jié) CPU與存儲(chǔ)器的連接一、連接時(shí)應(yīng)注意的問題(二) 內(nèi)存與CPU連接時(shí)的速度匹配 對(duì)CPU來說，讀/寫存儲(chǔ)器的操作都有固定的時(shí)序（對(duì)8086來說需要4個(gè)時(shí)鐘周期），由此也就決定了對(duì)內(nèi)存的存取速度要求。21第四章半導(dǎo)體存儲(chǔ)器第四節(jié) CPU與存儲(chǔ)器的連接一、連接時(shí)應(yīng)注意的問題(三) 存儲(chǔ)器組織、地址分配 存儲(chǔ)容量的擴(kuò)展6116 2kX8 8kX8需 ？片61164 8kX16需 ？片61168存儲(chǔ)器 1kX1

8、 8kX8需 ？片6422第四章半導(dǎo)體存儲(chǔ)器第四節(jié) CPU與存儲(chǔ)器的連接一、連接時(shí)應(yīng)注意的問題(三) 存儲(chǔ)器組織、地址分配 1.位數(shù)的擴(kuò)充 用1位或4位的存儲(chǔ)器芯片構(gòu)成8位的存儲(chǔ)器。 用多塊存儲(chǔ)器芯片重疊使用。并成一個(gè)字節(jié)或字長的存儲(chǔ)體。 主要是數(shù)據(jù)線按位排列，存放數(shù)據(jù)的某個(gè)對(duì)應(yīng)位，并行連接到CPU的數(shù)據(jù)線上。 組內(nèi)每片的地址線、控制線并在一起；再與CPU的相應(yīng)信號(hào)線連接。23第四章半導(dǎo)體存儲(chǔ)器一、連接時(shí)應(yīng)注意的問題(三) 存儲(chǔ)器組織、地址分配 1.位數(shù)的擴(kuò)充 用8片2K*1位的芯片組成容量為2K*8位的存儲(chǔ)器，各芯片的數(shù)據(jù)線分別接到數(shù)據(jù)總線的各位，而地址線的相應(yīng)位及各控制線，則并聯(lián)在一起。2

9、4第四章半導(dǎo)體存儲(chǔ)器一、連接時(shí)應(yīng)注意的問題(三) 存儲(chǔ)器組織、地址分配 1.位數(shù)的擴(kuò)充 用2片1K*4位的芯片組成容量為1K*8位的存儲(chǔ)器，一片芯片的數(shù)據(jù)線接數(shù)據(jù)總線的低四位，另一片芯片的數(shù)據(jù)線接數(shù)據(jù)總線的高四位。兩片芯片的地址線及控制線分別并聯(lián)在一起。25第四章半導(dǎo)體存儲(chǔ)器一、連接時(shí)應(yīng)注意的問題(三) 存儲(chǔ)器組織、地址分配 2.地址的擴(kuò)充 當(dāng)擴(kuò)充存儲(chǔ)容量時(shí)，要用到地址譯碼電路，以其輸出端的控制線來對(duì)幾片存儲(chǔ)器芯片進(jìn)行片選，是一種將地址碼翻譯成相應(yīng)控制信號(hào)的電路。有2-4譯碼器，3-8譯碼器等。26第四章半導(dǎo)體存儲(chǔ)器一、連接時(shí)應(yīng)注意的問題(三) 存儲(chǔ)器組織、地址分配 2.地址的擴(kuò)充27第四章半

10、導(dǎo)體存儲(chǔ)器 2.地址的擴(kuò)充 例：用4片16K*8位的存儲(chǔ)器芯片組成64K*8位的存儲(chǔ)器(1). 訪問64K個(gè)單元，需要有16根地址線；(2). 訪問1片芯片，只需14根地址線，尚余2根地址線 ；(3). 設(shè)法用剩余的2根地址線去控制4片芯片的片選端 。28第四章半導(dǎo)體存儲(chǔ)器 2.地址的擴(kuò)充 例：用4片16K*8位的存儲(chǔ)器芯片組成64K*8位的存儲(chǔ)器任一地址碼，僅有一片芯片處于被選中的工作和狀態(tài)，各芯片的取值范圍如表所示。29第四章半導(dǎo)體存儲(chǔ)器第三節(jié) CPU與存儲(chǔ)器的連接一、連接時(shí)應(yīng)注意的問題(四) 存儲(chǔ)器芯片選擇 根據(jù)微機(jī)系統(tǒng)對(duì)主存儲(chǔ)器的容量和速度以及所存放程序的不同等方面的要求來確定存儲(chǔ)器芯

11、片。它包括芯片型號(hào)和容量的選擇。30第四章半導(dǎo)體存儲(chǔ)器第三節(jié) CPU與存儲(chǔ)器的連接二、CPU與存儲(chǔ)器的連接片內(nèi)譯碼的工作由存儲(chǔ)器內(nèi)置的譯碼器完成，而片外譯碼需要根據(jù)給存儲(chǔ)器分配的地址區(qū)間，由用戶進(jìn)行譯碼電路的設(shè)計(jì)。1、地址線的連接-譯碼譯碼電路的構(gòu)成不是唯一的，可以利用基本邏輯門電路（如“與”、“或”、“非”門等）構(gòu)成，也可以利用3-8譯碼器74LS138構(gòu)成。31第四章半導(dǎo)體存儲(chǔ)器第三節(jié) CPU與存儲(chǔ)器的連接二、CPU與存儲(chǔ)器的連接常用的譯碼電路：與非門：1、地址線的連接-譯碼32第四章半導(dǎo)體存儲(chǔ)器第三節(jié) CPU與存儲(chǔ)器的連接二、CPU與存儲(chǔ)器的連接常用的譯碼電路：1、地址線的連接-譯碼地址

12、譯碼器74LS13833地址譯碼方式（片外譯碼方法）存儲(chǔ)器的地址譯碼方式可以分為兩種，一種稱為全地址譯碼，另一種稱為部分地址譯碼。（1）全地址譯碼方式 系統(tǒng)總線中的全部地址總線除片內(nèi)地址外，全部高位地址都接到片外譯碼電路中參加譯碼，形成片選信號(hào)。因此對(duì)應(yīng)于存儲(chǔ)芯片中的任一單元都有唯一確定的地址。（2）部分地址譯碼方式 系統(tǒng)總線中的地址總線除片內(nèi)地址外，部分高位地址（不是全部高位地址）接到片外譯碼電路中參加譯碼，形成片選信號(hào)。因此對(duì)應(yīng)于存儲(chǔ)芯片的單元可有多個(gè)地址。 34對(duì)6264芯片來講，就是用低13位地址信號(hào)（A0A12）決定每個(gè)單元的片內(nèi)地址，即片內(nèi)尋址；而用高7位地址信號(hào)（A13A19）決

13、定芯片在內(nèi)存中的位置。如圖所示。全地址譯碼舉例356264的全地址譯碼連接 當(dāng)A19A13為0011111時(shí)，譯碼器輸出為低電平，所以該6264芯片的地址范圍為3E000H3FFFFH 366264的部分地址譯碼連接圖該6264芯片內(nèi)存空間中的地址范圍： AE000HAFFFFHBE000HBFFFFHEE000HEFFFFHFE000HFFFFFH以6264芯片為例，就是用低13位地址信號(hào)（A0A12）決定每個(gè)單元的片內(nèi)地址，即片內(nèi)尋址；而用若干個(gè)高位地址信號(hào)決定芯片在內(nèi)存中的位置。部分地址譯碼舉例37第四章半導(dǎo)體存儲(chǔ)器二、CPU與存儲(chǔ)器的連接1、地址線的連接-譯碼例1：要將6116SRAM

14、放在8088CPU最低地址（00000H-007FFH）(片外譯碼方法-全地址譯碼方法)分析：地址變化情況38第四章半導(dǎo)體存儲(chǔ)器二、CPU與存儲(chǔ)器的連接1、地址線的連接-譯碼例2：要將6116SRAM放在8088CPU最低地址（00000H-007FFH）(片外譯碼方法-部分地址譯碼方法) A18,A19沒有參加譯碼39第四章半導(dǎo)體存儲(chǔ)器二、CPU與存儲(chǔ)器的連接1、地址線的連接-譯碼例2：要將6116SRAM放在8088CPU最低地址（00000H-007FFH）(片外譯碼方法-部分地址譯碼方法)40第四章半導(dǎo)體存儲(chǔ)器第三節(jié) CPU與存儲(chǔ)器的連接二、CPU與存儲(chǔ)器的連接 1）當(dāng)CPU的數(shù)據(jù)線條

15、數(shù)與單片存儲(chǔ)器的數(shù)據(jù)線條數(shù)相同時(shí)，將數(shù)據(jù)線對(duì)位直接連接。2、數(shù)據(jù)線的連接41第四章半導(dǎo)體存儲(chǔ)器第三節(jié) CPU與存儲(chǔ)器的連接二、CPU與存儲(chǔ)器的連接 2）當(dāng)CPU的數(shù)據(jù)線條數(shù)與單片存儲(chǔ)器的數(shù)據(jù)線條數(shù)多時(shí)，將多個(gè)存儲(chǔ)器的數(shù)據(jù)線組合起來與CPU數(shù)據(jù)線對(duì)位連接。2、數(shù)據(jù)線的連接42第四章半導(dǎo)體存儲(chǔ)器第三節(jié) CPU與存儲(chǔ)器的連接二、CPU與存儲(chǔ)器的連接 3）當(dāng)CPU的數(shù)據(jù)線條數(shù)與單片存儲(chǔ)器的數(shù)據(jù)線條數(shù)多時(shí)，根據(jù)具體情況不同對(duì)待。如8086CPU與8位存儲(chǔ)器芯片進(jìn)行數(shù)據(jù)線的連接時(shí)，就應(yīng)考慮奇偶分體，這樣CPU對(duì)存儲(chǔ)器既可進(jìn)行字節(jié)操作又可進(jìn)行字操作。2、數(shù)據(jù)線的連接43第四章半導(dǎo)體存儲(chǔ)器第三節(jié) CPU與存儲(chǔ)

16、器的連接二、CPU與存儲(chǔ)器的連接 RAM: RD-OE，WR-WEROM: RD-OE3、控制線的連接44第四章半導(dǎo)體存儲(chǔ)器第三節(jié) CPU與存儲(chǔ)器的連接三、存儲(chǔ)器設(shè)計(jì)實(shí)例 45例1:如選用6116A（2k8）組成8088CPU的存儲(chǔ)器系統(tǒng)，尋址范圍為20000H 20FFFH 1. 首先確定幾片6116A2片2. 確定每片芯片的地址范圍 20000H 207FFH 20800H 20FFFH3. 畫出系統(tǒng)連接圖 81146第四章半導(dǎo)體存儲(chǔ)器第三節(jié) CPU與存儲(chǔ)器的連接三、存儲(chǔ)器設(shè)計(jì)實(shí)例 例2：一微機(jī)系統(tǒng)，CPU采用具有8位數(shù)據(jù)線的8088CPU，請(qǐng)分析RAM和ROM占用了哪部分地址空間，每個(gè)存儲(chǔ)器的容量是多少？47第四章半導(dǎo)體存儲(chǔ)器48第四章半導(dǎo)體存儲(chǔ)器 49第四章半導(dǎo)體存儲(chǔ)器 1） 該系統(tǒng)的RAM4片，每片8KB，占用從00000H-07FFFH連續(xù)地址空間。2） 該系統(tǒng)ROM2片，每片2KB，占用從FF000H-FFFFFH連續(xù)地址空間。 50小結(jié)！1、存儲(chǔ)器的分類：內(nèi)存和外存