電平分類(lèi)及區(qū)別 2010

1、10/10電平分類(lèi)及區(qū)別20-321：7最近做一個(gè)設(shè)計(jì)的管腳約束,要設(shè)置端口標(biāo)準(zhǔn),涉及到各種電平標(biāo)準(zhǔn):TL 和 LVTTL 的轉(zhuǎn)換電平是相同的，TTL 產(chǎn)生于 170年代初, 當(dāng)時(shí)邏輯電路的電源電壓標(biāo)準(zhǔn)只有 V一種, TL 的高電平干擾容限比低電平干擾容限大 CMOS 在晚十幾年后才形成規(guī)模生產(chǎn)， 轉(zhuǎn)換電平是電源電壓的一半. 99 年代才產(chǎn)生了 3.3V/2。V 等不同的電源標(biāo)準(zhǔn)， 于是重新設(shè)計(jì)了一部分 TL 電路成為 LVTL。下面總結(jié)一下各電平標(biāo)準(zhǔn)。和新手以及有需要的人共享一下 _.現(xiàn)在常用的電平標(biāo)準(zhǔn)有TTL、COS、LVTL、LMOS、EL、PECL、VPECL、RS22、RS485等，

2、還有一些速度比較高的 LVDS、TL、PTL、CML、HTL、SS等。下面簡(jiǎn)單介紹一下各自的供電電源、電平標(biāo)準(zhǔn)以及使用注意事項(xiàng).TTL：ransiorsir Logi 三極管結(jié)構(gòu)。cc：5V;VO=4V；VOL=V；VOL=0。4V；IH=V;VIL=1。7V；VIL=7V.更低的LVT不常用就先不講了。多用在處理器等高速芯片，使用時(shí)查看芯片手冊(cè)就OK了。TTL使用注意：L電平一般過(guò)沖都會(huì)比較嚴(yán)重，可能在始端串22歐或33歐電阻; TL電平輸入腳懸空時(shí)是內(nèi)部認(rèn)為是高電平.要下拉的話(huà)應(yīng)用k以下電阻下拉。TTL輸出不能驅(qū)動(dòng)CMOS輸入。CMOS：Complemntary etalOxdSemico

3、nductr MO+NMOS。Vcc:5V;VOH=。5;VOL=0。V；H=3.5V；VL15V。相對(duì)TTL有了更大的噪聲容限，輸入阻抗遠(yuǎn)大于TTL輸入阻抗.對(duì)應(yīng)3。3V LVTTL，出現(xiàn)了LVCMO,可以與3.3V的LTTL直接相互驅(qū)動(dòng)。3。3 LVCMOS：Vcc：3.3V；VH=3。2；VOL=0.V；VH=2.0V;VIL=。2。5V LVMS:Vc：25V;VO2V；OL=0。1V；VH=1。V；IL=7。CM使用注意：OS結(jié)構(gòu)內(nèi)部寄生有可控硅結(jié)構(gòu)，當(dāng)輸入或輸入管腳高于VCC一定值（比如一些芯片是07V）時(shí)，電流足夠大的話(huà),可能引起閂鎖效應(yīng)，導(dǎo)致芯片的燒毀。ECL：EitterCu

4、pled Logic 發(fā)射極耦合邏輯電路邏輯電平種類(lèi) 一、邏輯電平的一些基本概念 要了解邏輯電平的內(nèi)容,首先要知道以下幾個(gè)概念的含義: 1、輸入高電平(ih） ： 保證邏輯門(mén)的輸入為高電平時(shí)所允許的最小輸入高電平，當(dāng)輸入電平高于Vi時(shí),則認(rèn)為輸入電平為高電平。2、輸入低電平（Vl)：保證邏輯門(mén)的輸入為低電平時(shí)所允許的最大輸入低電平，當(dāng)輸入電平低于時(shí)，則認(rèn)為輸入電平為低電平. 、輸出高電平（h） :保證邏輯門(mén)的輸出為高電平時(shí)的輸出電平的最小值，邏輯門(mén)的輸出為高電平時(shí)的電平值都必須大于此Vh。4、輸出低電平(V） :保證邏輯門(mén)的輸出為低電平時(shí)的輸出電平的最大值，邏輯門(mén)的輸出為低電平時(shí)的電平值都必須

5、小于此Vo。 5、閥值電平(Vt）：數(shù)字電路芯片都存在一個(gè)閾值電平，就是電路剛剛勉強(qiáng)能翻轉(zhuǎn)動(dòng)作時(shí)的電平。它是一個(gè)界于Vil、Vi之間的電壓值，對(duì)于CMOS電路的閾值電平，基本上是二分之一的電源電壓值,但要保證穩(wěn)定的輸出，則必須要求輸入高電平 Vih，輸入低電平t Vil Vl. 6、Ih：邏輯門(mén)輸出為高電平時(shí)的負(fù)載電流（為拉電流）。、ol:邏輯門(mén)輸出為低電平時(shí)的負(fù)載電流（為灌電流）. 、ih：邏輯門(mén)輸入為高電平時(shí)的電流（為灌電流） 。 9、Iil:邏輯門(mén)輸入為低電平時(shí)的電流（為拉電流) 。 10、E門(mén) 門(mén)電路輸出極在集成單元內(nèi)不接負(fù)載電阻而直接引出作為輸出端，這種形式的門(mén)稱(chēng)為開(kāi)路門(mén)。開(kāi)路的L門(mén)

6、稱(chēng)為集電極開(kāi)路(O） ； 開(kāi)路的COS門(mén)稱(chēng)為漏極開(kāi)路（O)； 開(kāi)路的L門(mén)稱(chēng)為發(fā)射極開(kāi)路（E）; 開(kāi)路門(mén)使用時(shí)必須外接上拉電阻（OC、D門(mén))或下拉電阻(E門(mén)) ，才能將它們的開(kāi)關(guān)電平作為高低電平用，否則它們只為大電壓和大電流負(fù)載提供開(kāi)關(guān)，所以又叫做驅(qū)動(dòng)門(mén)電路.對(duì)于集電極開(kāi)路（OC）門(mén),其上拉電阻阻值RL應(yīng)滿(mǎn)足下面條件： R Vo。6：Ioh:邏輯門(mén)輸出為高電平時(shí)的負(fù)載電流（為拉電流)。 :Iol：邏輯門(mén)輸出為低電平時(shí)的負(fù)載電流(為灌電流）。 8:Ih:邏輯門(mén)輸入為高電平時(shí)的電流（為灌電流）。 9：Iil：邏輯門(mén)輸入為低電平時(shí)的電流(為拉電流）。 門(mén)電路輸出極在集成單元內(nèi)不接負(fù)載電阻而直接引出作為

7、輸出端,這種形式的門(mén)稱(chēng)為開(kāi)路門(mén)。開(kāi)路的TTL、MO、CL門(mén)分別稱(chēng)為集電極開(kāi)路（OC）、漏極開(kāi)路（OD）、發(fā)射極開(kāi)路（O),使用時(shí)應(yīng)審查是否接上拉電阻（OC、O門(mén))或下拉電阻（O門(mén)）,以及電阻阻值是否合適.對(duì)于集電極開(kāi)路（OC）門(mén)，其上拉電阻阻值RL應(yīng)滿(mǎn)足下面條件： （1）： （V-Voh）（n*Iohm*Ii） （2）:RL （VCCVol)(I+m*Iil）其中:線(xiàn)與的開(kāi)路門(mén)數(shù)；：被驅(qū)動(dòng)的輸入端數(shù)。 ：常用的邏輯電平 邏輯電平:有TL、CMOS、LVTL、ECL、PEL、GTL；RS232、R422、VS等。 其中TTL和CMOS的邏輯電平按典型電壓可分為四類(lèi)：5系列(5V TT和5V MO

8、)、33系列，2。5V系列和1.8V系列。5VTT和5V CMO邏輯電平是通用的邏輯電平。 3。3V及以下的邏輯電平被稱(chēng)為低電壓邏輯電平,常用的為L(zhǎng)VTL電平. 低電壓的邏輯電平還有25V和1.V兩種。 EC/PECL和VS是差分輸入輸出。S42/85和RS232是串口的接口標(biāo)準(zhǔn)，RS4245是差分輸入輸出,R2是單端輸入輸出. TTL和COS的邏輯電平關(guān)系 圖1：TL和MO的邏輯電平圖 上圖為5 T邏輯電平、5VCMOS邏輯電平、LVTT邏輯電平和LVCS邏輯電平的示意圖。5 TTL邏輯電平和5VCMO邏輯電平是很通用的邏輯電平，注意他們的輸入輸出電平差別較大，在互連時(shí)要特別注意。 另外5

9、CMO器件的邏輯電平參數(shù)與供電電壓有一定關(guān)系，一般情況下，VohVc-。，Vih7Vcc；o0。1V，Vi。Vc；噪聲容限較TTL電平高.JEC組織在定義3。3V的邏輯電平標(biāo)準(zhǔn)時(shí),定義了LTTL和LVCMOS邏輯電平標(biāo)準(zhǔn)。 LL邏輯電平標(biāo)準(zhǔn)的輸入輸出電平與5V TT邏輯電平標(biāo)準(zhǔn)的輸入輸出電平很接近，從而給它們之間的互連帶來(lái)了方便。 LVT邏輯電平定義的工作電壓范圍是3036。 LCMOS邏輯電平標(biāo)準(zhǔn)是從5VCOS邏輯電平關(guān)注移植過(guò)來(lái)的，所以它的Vih、il和oh、ol與工作電壓有關(guān)，其值如上圖所示。LVCOS邏輯電平定義的工作電壓范圍是2.76V。 5V的MOS邏輯器件工作于3。時(shí)，其輸入輸出

10、邏輯電平即為L(zhǎng)CM邏輯電平，它的Vh大約為。VC=21V左右，由于此電平與LTL的Vh(。4V）之間的電壓差太小，使邏輯器件工作不穩(wěn)定性增加，所以一般不推薦使用5V MOS器件工作于3.3電壓的工作方式.由于相同的原因,使用VMOS輸入電平參數(shù)的。邏輯器件也很少. JEE組織為了加強(qiáng)在.3V上各種邏輯器件的互連和3.3V與5V邏輯器件的互連，在參考VCOS和LTTL邏輯電平標(biāo)準(zhǔn)的基礎(chǔ)上，又定義了一種標(biāo)準(zhǔn),其名稱(chēng)即為3V邏輯電平標(biāo)準(zhǔn)，其參數(shù)如下： 圖22:低電壓邏輯電平標(biāo)準(zhǔn) 從上圖可以看出，。邏輯電平標(biāo)準(zhǔn)的參數(shù)其實(shí)和LVTL邏輯電平標(biāo)準(zhǔn)的參數(shù)差別不大，只是它定義的l可以很低（02V),另外,它還

11、定義了其Voh最高可以到CC-0.2V,所以33V邏輯電平標(biāo)準(zhǔn)可以包容LVCMOS的輸出電平。在實(shí)際使用當(dāng)中,對(duì)LVTL標(biāo)準(zhǔn)和33V邏輯電平標(biāo)準(zhǔn)并不太區(qū)分，某些地方用LVTTL電平標(biāo)準(zhǔn)來(lái)替代。3V邏輯電平標(biāo)準(zhǔn)，一般是可以的。 EE組織還定義了2.5V邏輯電平標(biāo)準(zhǔn),如上圖所示。另外，還有一種25V COS邏輯電平標(biāo)準(zhǔn),它與上圖的。V邏輯電平標(biāo)準(zhǔn)差別不大，可兼容。低電壓的邏輯電平還有8V、1.5V、1.V的邏輯電平。 、T和CMOS邏輯器件 邏輯器件的分類(lèi)方法有很多，下面以邏輯器件的功能、工藝特點(diǎn)和邏輯電平等方法來(lái)進(jìn)行簡(jiǎn)單描述。 :TL和OS器件的功能分類(lèi) 按功能進(jìn)行劃分,邏輯器件可以大概分為以下

12、幾類(lèi):門(mén)電路和反相器、選擇器、譯碼器、計(jì)數(shù)器、寄存器、觸發(fā)器、鎖存器、緩沖驅(qū)動(dòng)器、收發(fā)器、總線(xiàn)開(kāi)關(guān)、背板驅(qū)動(dòng)器等。 1：門(mén)電路和反相器邏輯門(mén)主要有與門(mén)7X08、與非門(mén)7X0、或門(mén)7432、或非門(mén)4X02、異或門(mén)74X86、反相器74X4等。2:選擇器 選擇器主要有21、4、8-1選擇器4X17、7X3、4X51等. 3：編譯碼器 編/譯碼器主要有/、3/8和/16譯碼器74X39、74X138、74X14等。4：計(jì)數(shù)器計(jì)數(shù)器主要有同步計(jì)數(shù)器74X161和異步計(jì)數(shù)器X93等. 5:寄存器 寄存器主要有串并移位寄存器74X164和并串寄存器74X165等。 6:觸發(fā)器 觸發(fā)器主要有K觸發(fā)器、帶三態(tài)

13、的D觸發(fā)器X34、不帶三態(tài)的D觸發(fā)器74X74、施密特觸發(fā)器等。 7:鎖存器 鎖存器主要有D型鎖存器7373、尋址鎖存器74X25等.:緩沖驅(qū)動(dòng)器緩沖驅(qū)動(dòng)器主要有帶反向的緩沖驅(qū)動(dòng)器74240和不帶反向的緩沖驅(qū)動(dòng)器424等。 9:收發(fā)器 收發(fā)器主要有寄存器收發(fā)器7X43、通用收發(fā)器X25、總線(xiàn)收發(fā)器等。 10:總線(xiàn)開(kāi)關(guān)總線(xiàn)開(kāi)關(guān)主要包括總線(xiàn)交換和通用總線(xiàn)器件等。 11：背板驅(qū)動(dòng)器 背板驅(qū)動(dòng)器主要包括TTL或VTTL電平與GTLGT+（GT）或BL之間的電平轉(zhuǎn)換器件。：TL和CMOS邏輯器件的工藝分類(lèi)特點(diǎn) 按工藝特點(diǎn)進(jìn)行劃分,邏輯器件可以分為Bpolr、CMO、BiCOS等工藝,其中包括器件系列有：

14、 Bplr（雙極)工藝的器件有： TL、LS、ALS。MO工藝的器件有： HC、HCT、CD4000、ACL、FT、LC、LV、CBT、AC、AH、AT、CBT、GTP。 BiCMOS工藝的器件有: BCT、ABT、LVT、AV。 :TL和CS邏輯器件的電平分類(lèi)特點(diǎn)TTL和MOS的電平主要有以下幾種:5VTL、5VCOS（Vih7*c，i。*c）、3.3V電平、2.V電平等. 5的邏輯器件 5V器件包含TTL、S、LS、AL、AS、HCT、C、CT、4F、ACT、AC、ACT、AHC、ABT等系列器件 .及以下的邏輯器件 包含LV的和V 系列及AHC和C系列，主要有、AC、AC、ALB、LV、

15、ALC、LV等系列器件。 具體情況可以參考下圖： 圖3-1:I公司的邏輯器件示例圖 ：包含特殊功能的邏輯器件A?？偩€(xiàn)保持功能(Bu hol)由內(nèi)部反饋電路保持輸入端最后的確定狀態(tài)，防止因輸入端浮空的不確定而導(dǎo)致器件振蕩自激損壞；輸入端無(wú)需外接上拉或下拉電阻,節(jié)省CB空間,降低了器件成本開(kāi)銷(xiāo)和功耗,見(jiàn)圖。ABT、LVT、ALV、ALH、LVT、LVC、GT系列器件有此功能. 命名特征為附加了“H”如:74ABTH16244。 圖32：總線(xiàn)保持功能圖圖33：串行阻尼電阻圖B.串聯(lián)阻尼電阻（seri dain resitors) 輸出端加入串聯(lián)阻尼電阻可以限流,有助于降低信號(hào)上沖/下沖噪聲，消除線(xiàn)路

16、振鈴，改善信號(hào)質(zhì)量。如圖-所示。具有此特征的ABT、LV、VT、LC系列器件在命名中加入了“或“”以示區(qū)別，如BT16225,ALCR162245.對(duì)于單向驅(qū)動(dòng)器件,串聯(lián)電阻加在其輸出端，命名如S74LVC224;對(duì)于雙向的收發(fā)器件，串聯(lián)電阻加在兩邊的輸出端，命名如N74LVR2245。 上電/掉電三態(tài)（3S，Powe power dwnsate） 即熱拔插性能。上電/掉電時(shí)器件輸出端為三態(tài)，c閥值為。1V;應(yīng)用于熱拔插器件/板卡產(chǎn)品,確保拔插狀態(tài)時(shí)輸出數(shù)據(jù)的完整性.多數(shù)AB、LC、V、TH系列器件有此特征。 DAT 器件（Advanced iCMOTecolg） 結(jié)合了CO器件(如H/HCT

17、、L/LVC、LV、AC/AT）的高輸入阻抗特性和雙極性器件(ipola，如T、LS、AS、L)輸出驅(qū)動(dòng)能力強(qiáng)的特點(diǎn)。包括A、ALVT等系列器件,應(yīng)用于低電壓,低靜態(tài)功耗環(huán)境。 cc/D對(duì)稱(chēng)分布 位Widebu器件的重要特征,對(duì)稱(chēng)配置引腳,有利于改善噪聲性能.HAT、VT、AC/AC、CBT、LV、ALVC、LVC、ALB系列1位Wdebs器件有此特征. F分離軌器件（Spliral） 即雙電源器件，具有兩種電源輸入引腳cA和Vcc,可分別接5或。3V電源電壓。如LVC425、V45等,命名特征為附加了“4。 邏輯器件的使用指南 :多余不用輸入管腳的處理在多數(shù)情況下，集成電路芯片的管腳不會(huì)全部

18、被使用。例如74T16244系列器件最多可以使用16路IO管腳,但實(shí)際上通常不會(huì)全部使用，這樣就會(huì)存在懸空端子.所有數(shù)字邏輯器件的無(wú)用端子必須連接到一個(gè)高電平或低電平，以防止電流漂移(具有總線(xiàn)保持功能的器件無(wú)需處理不用輸入管腳)。究竟上拉還是下拉由實(shí)際器件在何種方式下功耗最低確定。 244、244經(jīng)測(cè)試在接高電平時(shí)靜態(tài)功耗較小，而接地時(shí)靜態(tài)功耗較大,故建議其無(wú)用端子處理以通過(guò)電阻接電源為好,電阻值推薦為10. :選擇板內(nèi)驅(qū)動(dòng)器件的驅(qū)動(dòng)能力，速度，不能盲目追求大驅(qū)動(dòng)能力和高速的器件，應(yīng)該選擇能夠滿(mǎn)足設(shè)計(jì)要求，同時(shí)有一定的余量的器件,這樣可以減少信號(hào)過(guò)沖，改善信號(hào)質(zhì)量。并且在設(shè)計(jì)時(shí)必須考慮信號(hào)匹配

19、。 3：在對(duì)驅(qū)動(dòng)能力和速度要求較高的場(chǎng)合,如高速總線(xiàn)型信號(hào)線(xiàn)，可使用ABT、LV系列.板間接口選擇BT1624425或LVT16244/25,并在母板兩端匹配,在不影響速度的條件下與母板接口盡量串阻，以抑制過(guò)沖、保護(hù)器件,典型電阻值為1 00左右，另外，也可以使用并接二級(jí)管來(lái)進(jìn)行處理,效果也不錯(cuò)，如1N418等（抗沖擊較好)。 4：在總線(xiàn)達(dá)到產(chǎn)生傳輸線(xiàn)效應(yīng)的長(zhǎng)度后,應(yīng)考慮對(duì)傳輸線(xiàn)進(jìn)行匹配，一般采用的方式有始端匹配、終端匹配等. 始端匹配是在芯片的輸出端串接電阻，目的是防止信號(hào)畸變和地彈反射，特別當(dāng)總線(xiàn)要透過(guò)接插件時(shí)，尤其須做始端匹配. 內(nèi)部帶串聯(lián)阻尼電阻的器件相當(dāng)于始端匹配,由于其阻值固定,無(wú)

20、法根據(jù)實(shí)際情況進(jìn)行調(diào)整，在多數(shù)場(chǎng)合對(duì)于改善信號(hào)質(zhì)量收效不大，故此不建議推薦使用.始端匹配推薦電阻值為10,在實(shí)際使用中可根據(jù)IBIS模型模擬仿真確定其具體值。 由于終端匹配網(wǎng)絡(luò)加重了總線(xiàn)負(fù)載,所以不應(yīng)該因?yàn)槠ヅ涠笲uffe的實(shí)際驅(qū)動(dòng)電流大于驅(qū)動(dòng)器件所能提供的最大Sorce、Snk電流值。應(yīng)選擇正確的終端匹配網(wǎng)絡(luò)，使總線(xiàn)即使在沒(méi)有任何驅(qū)動(dòng)源時(shí),其線(xiàn)電壓仍能保持在穩(wěn)定的高電平。 5:要注意高速驅(qū)動(dòng)器件的電源濾波。如B、LV系列芯片在布線(xiàn)時(shí)，建議在芯片的四組電源引腳附近分別接0.1 或0。0 電容。6:可編程器件任何電源引腳、地線(xiàn)引腳均不能懸空；在每個(gè)可編程器件的電源和地間要并接1uF的去耦電容,

21、去耦電容盡量靠近電源引腳,并與地形成盡可能小的環(huán)路。 7：收發(fā)總線(xiàn)需有上拉電阻或上下拉電阻，保證總線(xiàn)浮空時(shí)能處于一個(gè)有效電平,以減小功耗和干擾。：373/343等器件為工作可靠，鎖存時(shí)鐘輸入建議串入1020歐電阻. 9：時(shí)鐘、復(fù)位等引腳輸入往往要求較高電平，必要時(shí)可上拉電阻。 10：注意不同系列器件是否有帶電插拔功能及應(yīng)用設(shè)計(jì)中的注意事項(xiàng)，在設(shè)計(jì)帶電插拔電路時(shí)請(qǐng)參考公司的單板帶電插拔設(shè)計(jì)規(guī)范。 11：注意電平接口的兼容性.選用器件時(shí)要注意電平信號(hào)類(lèi)型,對(duì)于有不同邏輯電平互連的情況,請(qǐng)遵守本規(guī)范的相應(yīng)的章節(jié)的具體要求。 12： 在器件工作過(guò)程中，為保證器件安全運(yùn)行,器件引腳上的電壓及電流應(yīng)嚴(yán)格控

22、制在器件手冊(cè)指定的范圍內(nèi)。邏輯器件的工作電壓不要超出它所允許的范圍。 13:邏輯器件的輸入信號(hào)不要超過(guò)它所能允許的電壓輸入范圍，不然可能會(huì)導(dǎo)致芯片性能下降甚至損壞邏輯器件. 1:對(duì)開(kāi)關(guān)量輸入應(yīng)串電阻，以避免過(guò)壓損壞. 15:對(duì)于帶有緩沖器的器件不要用于線(xiàn)性電路,如放大器. 、T、CMOS器件的互連：器件的互連總則在公司產(chǎn)品的某些單板上,有時(shí)需要在某些邏輯電平的器件之間進(jìn)行互連。在不同邏輯電平器件之間進(jìn)行互連時(shí)主要考慮以下幾點(diǎn)： ：電平關(guān)系，必須保證在各自的電平范圍內(nèi)工作，否則,不能滿(mǎn)足正常邏輯功能,嚴(yán)重時(shí)會(huì)燒毀芯片。2：驅(qū)動(dòng)能力,必須根據(jù)器件的特性參數(shù)仔細(xì)考慮,計(jì)算和試驗(yàn)，否則很可能造成隱患，

23、在電源波動(dòng),受到干擾時(shí)系統(tǒng)就會(huì)崩潰。3：時(shí)延特性，在高速信號(hào)進(jìn)行邏輯電平轉(zhuǎn)換時(shí)，會(huì)帶來(lái)較大的延時(shí)，設(shè)計(jì)時(shí)一定要充分考慮其容限。4：選用電平轉(zhuǎn)換邏輯芯片時(shí)應(yīng)慎重考慮，反復(fù)對(duì)比.通常邏輯電平轉(zhuǎn)換芯片為通用轉(zhuǎn)換芯片，可靠性高，設(shè)計(jì)方便,簡(jiǎn)化了電路，但對(duì)于具體的設(shè)計(jì)電路一定要考慮以上三種情況，合理選用。對(duì)于數(shù)字電路來(lái)說(shuō)，各種器件所需的輸入電流、輸出驅(qū)動(dòng)電流不同，為了驅(qū)動(dòng)大電流器件、遠(yuǎn)距離傳輸、同時(shí)驅(qū)動(dòng)多個(gè)器件,都需要審查電流驅(qū)動(dòng)能力:輸出電流應(yīng)大于負(fù)載所需輸入電流;另一方面,TL、CMO、E等輸入、輸出電平標(biāo)準(zhǔn)不一致,同時(shí)采用上述多種器件時(shí)應(yīng)考慮電平之間的轉(zhuǎn)換問(wèn)題。 我們?cè)陔娐吩O(shè)計(jì)中經(jīng)常遇到不同的邏輯

24、電平之間的互連，不同的互連方法對(duì)電路造成以下影響： 對(duì)邏輯電平的影響。應(yīng)保證合格的噪聲容限（VhminVihmi0.4V，Vilax-Volax 0），并且輸出電壓不超過(guò)輸入電壓允許范圍。 對(duì)上升/下降時(shí)間的影響。應(yīng)保證plh和Tphl滿(mǎn)足電路時(shí)序關(guān)系的要求和EC的要求。 對(duì)電壓過(guò)沖的影響.過(guò)沖不應(yīng)超出器件允許電壓絕對(duì)最大值，否則有可能導(dǎo)致器件損壞。 TTL和CMOS的邏輯電平關(guān)系如下圖所示： 圖-1:L和COS的邏輯電平關(guān)系圖 圖42：低電壓邏輯電平標(biāo)準(zhǔn) 3。3V的邏輯電平標(biāo)準(zhǔn)如前面所述有三種，實(shí)際的3V TTL/CMOS邏輯器件的輸入電平參數(shù)一般都使用VTL或3。邏輯電平標(biāo)準(zhǔn)（一般很少使用

25、LVCMOS輸入電平),輸出電平參數(shù)在小電流負(fù)載時(shí)高低電平可分別接近電源電壓和地電平（類(lèi)似COS輸出電平）,在大電流負(fù)載時(shí)輸出電平參數(shù)則接近LTTL電平參數(shù),所以輸出電平參數(shù)也可歸入3。3V邏輯電平,另外，一些公司的手冊(cè)中將其歸納如LVTT的輸出邏輯電平，也可以。 在下面討論邏輯電平的互連時(shí),對(duì)3.3 T/CMS的邏輯電平，我們就指的是3。3V邏輯電平或VTT邏輯電平。 常用的TL和CMOS邏輯電平分類(lèi)有：V TTL、5VCMOS、3。3V TTLCO、.3VV To.、和OC/D門(mén)。 其中： 3V/5V ol。是指輸入是3。V邏輯電平，但可以忍受5V電壓的信號(hào)輸入。 33V TTL/CMO邏

26、輯電平表示不能輸入5信號(hào)的邏輯電平，否則會(huì)出問(wèn)題。 注意某些5V的MO邏輯器件，它也可以工作于3.的電壓，但它與真正的。3V器件(是LVTTL邏輯電平）不同,比如其VIH是2。3(=073V，工作于33）(其實(shí)是LCMOS邏輯輸入電平），而不是20，因而與真正的33V器件互連時(shí)工作不太可靠,使用時(shí)要特別注意，在設(shè)計(jì)時(shí)最好不要采用這類(lèi)工作方式. 值得注意的是有些器件有單獨(dú)的輸入或輸出電壓管腳,此管腳接3。3V的電壓時(shí)，器件的輸入或輸出邏輯電平為33的邏輯電平信號(hào)，而當(dāng)它接5電壓時(shí)，輸入或輸出的邏輯電平為5的邏輯電平信號(hào)，此時(shí)應(yīng)該按該管腳上接的電壓的值來(lái)確定輸入和輸出的邏輯電平屬于哪種分類(lèi). 對(duì)于

27、可編程器件（ED和FPGA）的互連也要根據(jù)器件本身的特點(diǎn)并參考本章節(jié)的內(nèi)容進(jìn)行處理。 以上種邏輯電平類(lèi)型之間的驅(qū)動(dòng)關(guān)系如下表： 輸入 V TT 3。3V /5o .V TT/M5 CMOS輸出 5V TTL ？/ONT ？/FOT 3V TTCMO ？/ONT 5V MOS ?/FONT O/OD 上拉 上拉 上拉上拉上表中打鉤(）的表示邏輯電平直接互連沒(méi)有問(wèn)題，打星號(hào)（？FN)的表示要做特別處理。對(duì)于打星號(hào)（?/FON）的邏輯電平的互連情況，具體見(jiàn)后面說(shuō)明。一般對(duì)于高邏輯電平驅(qū)動(dòng)低邏輯電平的情況如簡(jiǎn)單處理估計(jì)可以通過(guò)串接1K歐的電阻來(lái)實(shí)現(xiàn),具體阻值可以通過(guò)試驗(yàn)確定，如為可靠起見(jiàn),可參考后面推

28、薦的接法。從上表可看出CO輸出加上拉電阻可以驅(qū)動(dòng)所有邏輯電平，5VT和3。3V 5 Tol可以被所有邏輯電平驅(qū)動(dòng)。所以如果您的可編程邏輯器件有富裕的管腳，優(yōu)先使用其O/OD輸出加上拉電阻實(shí)現(xiàn)邏輯電平轉(zhuǎn)換；其次才用以下專(zhuān)門(mén)的邏輯器件轉(zhuǎn)換. 對(duì)于其他的不能直接互連的邏輯電平,可用下列邏輯器件進(jìn)行處理,詳細(xì)見(jiàn)后面5到5.5節(jié). TI的AHT系列器件為5VTTL輸入、V CMS輸出。 TI的CLT系列器件為T(mén)L/CMOS邏輯電平輸入、3。3TTL（LVTL）輸出,也可以用雙軌器件替代。 注意:不是所有的LV/LT系列器件都能夠運(yùn)行5VTTLCMOS輸入，一般只有帶后綴A的和LVCLVT系列的可以,具體

29、可以參考其器件手冊(cè). :5 T門(mén)作驅(qū)動(dòng)源 驅(qū)動(dòng)3。3VTTL/CMOS 通過(guò)LVC/T系列器件(為/CS邏輯電平輸入，TTL邏輯電平輸出)進(jìn)行轉(zhuǎn)換。 驅(qū)動(dòng)5 MO 可以使用上拉5電阻的方式解決，或者使用AC系列器件(為V TTL輸入、5V CS輸出)進(jìn)行轉(zhuǎn)換。 ：33VTTLCMO門(mén)作驅(qū)動(dòng)源 驅(qū)動(dòng)5 CMOS 使用AHT系列器件(為5VTT輸入、V CMO輸出）進(jìn)行轉(zhuǎn)換（3。3V TL電平（LTT)與 TTL電平可以互連). ：5 CMOS門(mén)作驅(qū)動(dòng)源驅(qū)動(dòng)3.3 L/CMO通過(guò)LVC/LT器件(輸入是TT/CMOS邏輯電平，輸出是LVL邏輯電平)進(jìn)行轉(zhuǎn)換。 :25VM邏輯電平的互連 隨著芯片技術(shù)的發(fā)展,未來(lái)使用2.5V電壓的芯片和邏輯器件也會(huì)越來(lái)越多,這里簡(jiǎn)單談一下。5V邏輯電平與其他電平的互連，主要是談一下2.5邏輯電平與。3V邏輯電平的互連。（注意:對(duì)于某些芯片，由于采用了優(yōu)化設(shè)計(jì)，它的.5V管腳的邏輯電平可以和3.3的邏輯電平互連，此時(shí)就不需要再進(jìn)行邏輯電平的轉(zhuǎn)換了。)1：。3 TL/CMOS邏輯電平驅(qū)動(dòng)2。5