微型計(jì)算機(jī)：第6章 存儲(chǔ)器

第6章存儲(chǔ)器6.1半導(dǎo)體存儲(chǔ)器的性能特點(diǎn)和分類6.2隨機(jī)存取存儲(chǔ)器6.3只讀存儲(chǔ)器6.4半導(dǎo)體存儲(chǔ)器接口技術(shù)6.5高速緩沖存儲(chǔ)器6.6虛擬存儲(chǔ)器第6章存儲(chǔ)器硬盤軟盤光盤磁帶磁鼓內(nèi)存條U盤MP3MP4移動(dòng)硬盤用來存放程序和數(shù)據(jù)；是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備。基本常識(shí)hat’sthe存儲(chǔ)器?W6.1半導(dǎo)體存儲(chǔ)器的性能特點(diǎn)和分類6.1.1半導(dǎo)體存儲(chǔ)器的分類1．按制造工藝分類（1）雙極（Bipolar）型，由TTL（Transistor-TransistorLogic）晶體管邏輯電路構(gòu)成。

（2）金屬氧化物半導(dǎo)體（Metal-Oxide-Semiconductor）型，簡(jiǎn)稱MOS型。只讀存儲(chǔ)器（ROM）靜態(tài)RAM（SRAM）動(dòng)態(tài)RAM（DRAM）非易失RAM（NVRAM）掩膜式ROM一次性可編程ROM（PROM）紫外線擦除可編程ROM（EPROM）電擦除可編程ROM（EEPROM）閃爍存儲(chǔ)器FLASHROM（EEPROM）順序存取存儲(chǔ)器磁帶直接存取存儲(chǔ)器磁盤隨機(jī)存取存儲(chǔ)器（RAM）存取時(shí)間與物理地址無關(guān)（隨機(jī)訪問）（1）存取時(shí)間與物理地址有關(guān)（串行訪問）（2）2.按存取方式分類可與CPU直接交換數(shù)據(jù)3.按在計(jì)算機(jī)中的作用分類磁盤高速緩沖存儲(chǔ)器（Cache）FlashMemory存儲(chǔ)器主存儲(chǔ)器輔助存儲(chǔ)器MROMPROMEPROMEEPROMRAMROM靜態(tài)RAM動(dòng)態(tài)RAM磁帶光盤介于CPU與內(nèi)存之間后援存儲(chǔ)器半導(dǎo)體存儲(chǔ)器隨機(jī)存取存儲(chǔ)器（RAM）只讀存儲(chǔ)器（ROM）靜態(tài)RAM（SRAM）動(dòng)態(tài)RAM（DRAM）掩膜式ROM可編程ROM（PROM）可擦除PROM（EPROM）電可擦除PROM（E2PROM）圖6-1半導(dǎo)體存儲(chǔ)器的分類6.1.2半導(dǎo)體存儲(chǔ)器的主要性能指標(biāo)1．存儲(chǔ)容量2．存取速度3．功耗4．可靠性5．性能/價(jià)格比1.存儲(chǔ)容量：存儲(chǔ)二進(jìn)制信息的數(shù)量2種表示形式：存儲(chǔ)容量＝存儲(chǔ)位數(shù)/8＝存儲(chǔ)字節(jié)數(shù)存儲(chǔ)容量＝存儲(chǔ)單元數(shù)目×存儲(chǔ)字長(zhǎng)＝存儲(chǔ)位數(shù)指令中地址碼的位數(shù)決定了主存儲(chǔ)器的可直接尋址的最大空間。例如，32位超級(jí)微型機(jī)提供32位物理地址，支持對(duì)4G字節(jié)的物理主存空間的訪問。常用的計(jì)量存儲(chǔ)空間的單位還有K,M,T。K為210，M為220，G為230)。2.存取速度

（采用兩種參數(shù)描述）（1）存取時(shí)間

指從CPU給出有效地址啟動(dòng)一次存?。ㄗx/寫）操作到該操作完成所需的時(shí)間。t存儲(chǔ)器讀出時(shí)間TAR存儲(chǔ)器寫入時(shí)間

TAWt1t2CPU發(fā)出讀操作命令t1，到取出數(shù)據(jù)t2的時(shí)間之差。TA含義Address!取時(shí)間TA

分為存√√提示2.存取速度（采用兩種參數(shù)描述）

（2）存取周期指連續(xù)兩次存儲(chǔ)器操作之間的最小時(shí)間間隔。存取周期Tmc存取時(shí)間TA存取時(shí)間TA間隔時(shí)間

3.存儲(chǔ)器帶寬單位時(shí)間里存儲(chǔ)器所存取的信息量。單位位/秒或字節(jié)/秒“帶寬”是衡量數(shù)據(jù)傳輸速率的重要技術(shù)指標(biāo)。例：存取周期Tmc略大于存取時(shí)間TA圖示含義提示

4.功耗：每個(gè)存儲(chǔ)元（一個(gè)二進(jìn)制存儲(chǔ)位所對(duì)應(yīng)的存儲(chǔ)電路）消耗功率的大小。微瓦/位5.可靠性對(duì)電磁場(chǎng)及溫度變化等的抗干擾能力。用平均故障間隔時(shí)間來衡量。MTBF（MeanTimeBetweenFailures）……反映主存速度的指標(biāo)存取時(shí)間存儲(chǔ)周期存儲(chǔ)器帶寬小節(jié)：小結(jié)6.1.3

半導(dǎo)體存儲(chǔ)芯片的組成 1．存儲(chǔ)體 2．地址譯碼器

3．控制邏輯電路 4．?dāng)?shù)據(jù)緩沖器R/WCSm10

2n－110n位地址地址譯碼器存儲(chǔ)矩陣控制邏輯數(shù)據(jù)緩沖器m位數(shù)據(jù)圖6-2存儲(chǔ)芯片組成示意圖存儲(chǔ)芯片的主體，它由若干個(gè)存儲(chǔ)單元組成，每個(gè)存儲(chǔ)單元又由若干個(gè)基本存儲(chǔ)電路（或稱存儲(chǔ)元）組成，每個(gè)存儲(chǔ)元可存放一位二進(jìn)制信息。接收來自CPU的N位地址，經(jīng)譯碼后產(chǎn)生2n個(gè)地址選擇信號(hào)，實(shí)現(xiàn)對(duì)片內(nèi)存儲(chǔ)單元的選址。接收片選信號(hào)及來自CPU的讀/寫控制信號(hào)，形成芯片內(nèi)部控制信號(hào)，控制數(shù)據(jù)的讀出和寫入。用于暫時(shí)存放來自CPU的寫入數(shù)據(jù)或從存儲(chǔ)體內(nèi)讀出的數(shù)據(jù)。暫存的目的是為了協(xié)調(diào)CPU和存儲(chǔ)器之間在速度上的差異。6.2.1靜態(tài)RAM1．SRAM的基本存儲(chǔ)電路X地址選擇Y地址選擇T8BT7AT6T5

T2T1T4T3VCC所有存儲(chǔ)元共用此電路圖6-3靜態(tài)RAM的基本存儲(chǔ)電路6.2隨機(jī)存取存儲(chǔ)器2．SRAM的讀寫過程（1）讀出過程①地址碼A11~A0加到SRAM芯片的地址輸入端，經(jīng)X與Y地址譯碼器譯碼，產(chǎn)生行選通、列選通信號(hào)，選中某一單元。②被選中單元的信息（0或1）經(jīng)一定時(shí)間出現(xiàn)在I/O電路的輸出端。I/O電路對(duì)讀出信號(hào)放大、整形后送雙向三態(tài)緩沖器。③在送上地址碼的同時(shí)，還要送上輸出允許信號(hào)和片選信號(hào)。和有效，雙向三態(tài)緩沖器的輸出三態(tài)門打開，所讀信息送至DB總線上，于是存儲(chǔ)單元中的信息被讀出。2．SRAM的讀寫過程（2）寫入過程①地址碼A11~A0加到SRAM芯片的地址輸入端，選中相應(yīng)的存儲(chǔ)單元。②將要寫入的數(shù)據(jù)放在DB上。③加上有效的片選信號(hào)CE和寫信號(hào)WE,這時(shí)三態(tài)門打開，DB上的數(shù)據(jù)進(jìn)入輸入電路，送到存儲(chǔ)單元的位線上，寫入該存儲(chǔ)單元。圖6-44K×1位的存儲(chǔ)器結(jié)構(gòu)A6OEA7A11CEY63Y1Y0X0X1X63A0A1A5DBi（0，1）（0，0）地址輸入緩沖器X地址譯碼器控制電路Y地址譯碼器地址輸入緩沖器雙向三態(tài)緩沖器I/O電路（0，63）（1，63）（63，63）（63，1）（63，0）（1，1）（1，0）WE3．典型SRAM芯片=0，符號(hào)名稱功能說明A0~A9地址線接相應(yīng)地址總線，用來對(duì)某存儲(chǔ)單元尋址I/O1~I/O4雙向數(shù)據(jù)線用于數(shù)據(jù)的寫入和讀出片選線低電平時(shí)，選中該芯片寫允許線=1,讀出數(shù)據(jù)VCC電源線＋5V=0時(shí)寫入數(shù)據(jù)；=0，表6-1Intel2114芯片引腳功能說明

WE

CS&&11輸入數(shù)據(jù)控制630列I/O電路列選A0SA3SI/O4I/O3I/O2I/O1A4A9630GNDVCC行選存儲(chǔ)單元64行×64列圖6-52114SRAM結(jié)構(gòu)框圖及引腳GND1182114910A6A5A4A3A0A1A2CSVCCA7A8A9I/O1I/O2I/O3I/O4WE6.2.2動(dòng)態(tài)RAM1．DRAM的基本存儲(chǔ)電路DRAM是以MOS晶體管柵極電容是否充有電荷來存儲(chǔ)信息的，其基本單元電路一般由四管、三管和單管組成

讀出再生放大器T2列選擇線YCT1圖6-6單管動(dòng)態(tài)RAM基本存儲(chǔ)電路行選擇線X數(shù)據(jù)I/O線2．DRAM的特點(diǎn)（1）DRAM芯片的結(jié)構(gòu)特點(diǎn)DRAM與SRAM一樣，都是由許多基本存儲(chǔ)元電路按行、列排列組成二維存儲(chǔ)矩陣DRAM芯片集成度高，存儲(chǔ)容量大，因而要求地址線引腳數(shù)量多（2）DRAM的刷新刷新，就是不斷地每隔一定時(shí)間（一般每隔2ms）對(duì)DRAM的所有單元進(jìn)行讀出，經(jīng)讀出放大器放大后再重新寫入原電路中，以維持電容上的電荷，進(jìn)而使所存信息保持不變（1）芯片的引腳

符號(hào)名稱符號(hào)名稱A0~A6地址輸入寫（或讀）允許列地址選通VBB電源（-5V）行地址選通VCC電源（＋5V）Din數(shù)據(jù)輸入VDD電源（+12V）Dout數(shù)據(jù)輸出VSS地表6-2Intel2116的引腳名3．典型DRAM芯片目前市場(chǎng)上的DRAM芯片種類很多，常用的有Intel2116、2118、2164等

（2）內(nèi)部結(jié)構(gòu)

Dout1/128A1A8A7A6A6A1A0A0A1A2A3A4A5行地址鎖存及譯碼器列地址鎖存及譯碼器RAS128×128存儲(chǔ)矩陣（16K×1）128個(gè)列放大器I/O電路Din1/128定時(shí)控制發(fā)生器寫信號(hào)鎖存器WECAS圖6-7Intel2116內(nèi)部結(jié)構(gòu)框圖6.2.3PC機(jī)內(nèi)存條1．FPMDRAM（FastPageModeDRAM，快速頁(yè)面模式內(nèi)存）2．EDODRAM（ExtendedDataOutDRAM,擴(kuò)展數(shù)據(jù)輸出內(nèi)存）3．SDRAM（SynchronousBurstDRAM,同步突發(fā)內(nèi)存）4．DDR（DoubleDataRate,雙倍數(shù)據(jù)速率）SDRAM5．DRDRAM6.3只讀存儲(chǔ)器6.3.1可擦除可編程EPROM1．基本存儲(chǔ)電路和工作原理字選線場(chǎng)浮效置應(yīng)柵管Vcc位線（a）EPROM的基本存儲(chǔ)電路SN基底PPDSiO2SiO2源級(jí)漏級(jí)多晶硅浮置柵（b）FAMOS場(chǎng)效應(yīng)管結(jié)構(gòu)圖6-8EPROM的基本存儲(chǔ)電路和FAMOS結(jié)構(gòu)2．編程和擦除過程EPROM的編程過程實(shí)際上就是對(duì)某些單元寫入“0”的過程，也就是向有關(guān)的FAMOS管的浮置柵注入電子的過程。

3．典型的EPROM芯片介紹（1）芯片特性符號(hào)名稱功能說明A0～A10地址線接相應(yīng)地址總線，用來實(shí)現(xiàn)對(duì)某存儲(chǔ)單元尋址D0～D7數(shù)據(jù)線接數(shù)據(jù)總線，用于工作時(shí)數(shù)據(jù)讀出

CE（PD/PGM）片選（功率下降/編程）線工作時(shí)作為片選信號(hào)，編程寫入時(shí)接編程脈沖輸入允許線控制數(shù)據(jù)讀出

VCC電源線＋5VVPP電源線編程時(shí)接＋25V，讀操作時(shí)接＋5V表6-3Intel2716芯片引腳功能說明（2）工作方式信號(hào)線（PD/PGM）VPPVCCD0~D7讀低低＋5V＋5V數(shù)據(jù)輸出輸出禁止無關(guān)高＋5V＋5V高阻功率下降高無關(guān)＋5V＋5V高阻編程由低到高脈沖高＋25V＋5V數(shù)據(jù)輸入編程核實(shí)低低＋25V＋5V數(shù)據(jù)輸出編程禁止低高＋25V＋5V高阻表6-4Intel2716芯片工作方式的選擇工作方式OE6.3.2電可擦除的可編程E2PROM

1．芯片特性1 282273264255Intel2462864A2372282192010191118121713161415A0A6A7A122A5A4A3A2A1I/O0I/O1I/O2GNDR/BI/O3I/O4I/O5I/O6I/O7OEA10OEA11A9A8VSSWEVcc圖6-92864AE2PROM的引腳R/符號(hào)名稱功能說明A12～A0地址線輸入I/O7~I/O0數(shù)據(jù)輸入/輸出線雙向，讀出時(shí)為輸出，寫入/擦除時(shí)為輸入片選和電源控制線輸入，控制數(shù)據(jù)輸入輸出寫入允許控制線線的電平狀態(tài)和時(shí)序狀態(tài)控制2864A的操作數(shù)據(jù)輸出允許線控制數(shù)據(jù)讀出＋5V電源準(zhǔn)備就緒/忙狀態(tài)線用來向CPU提供狀態(tài)信號(hào)輸入，進(jìn)行擦/寫，功率下降操作時(shí)，根據(jù)和表6-5Intel2846A芯片引腳功能說明2．工作方式引腳信號(hào)工作方式讀出001高阻輸出維持1××高阻高阻寫入010低輸入字節(jié)擦除字節(jié)寫入前自動(dòng)擦除表6-6Intel2864AE2PROM的工作方式R/數(shù)據(jù)線功能（1）讀出方式（2）寫入方式/字節(jié)擦除（3）整片擦除方式（4）維持方式6.3.3快速擦寫存儲(chǔ)器快速擦寫存儲(chǔ)器（FlashMemory）也稱為閃速存儲(chǔ)器它是一種新型的半導(dǎo)體存儲(chǔ)器1．閃存的特點(diǎn)（1）按區(qū)塊（Sector）或頁(yè)面（Page）組織

（2）可進(jìn)行快速頁(yè)面寫入

（3）內(nèi)部編程控制邏輯（4）在線系統(tǒng)編程能力（5）軟件和硬件保護(hù)能力2．閃存的應(yīng)用目前閃存主要用來構(gòu)成存儲(chǔ)卡，以代替軟磁盤

6.4半導(dǎo)體存儲(chǔ)器接口技術(shù)6.4.1存儲(chǔ)器與CPU接口的一般問題1．存儲(chǔ)器與CPU之間的時(shí)序配合2．CPU總線的負(fù)載能力3．存儲(chǔ)芯片的選用和地址分配對(duì)芯片類型的選用對(duì)芯片型號(hào)的選用6.4.2存儲(chǔ)器與地址總線的連接1．全譯碼法全譯碼法是指將地址總線中除片內(nèi)地址以外的全部高位地址接到譯碼器的輸入端參與譯碼。采用全譯碼法，每個(gè)存儲(chǔ)單元的地址都是唯一的，不存在地址重疊，但譯碼電路較復(fù)雜，連線也較多。例6-1設(shè)CPU尋址空間為64KB（地址總線為16位），存儲(chǔ)器由8片容量為8KB的芯片構(gòu)成。采用全譯碼法尋址64KB容量存儲(chǔ)器的結(jié)構(gòu)如圖6-3所示。A13～A153-8譯碼器Y0Y1Y7A0～A128KB（1）CS8KB（2）CS8KB（8）CS圖6-10全譯碼法結(jié)構(gòu)圖2．部分譯碼法部分譯碼法是將高位地址線中的一部分（而不是全部）進(jìn)行譯碼，產(chǎn)生片選信號(hào)。

例6-2CPU地址總線為16位，存儲(chǔ)器由4片容量為8KB的芯片構(gòu)成時(shí)，采用部分譯碼法尋址32KB容量存儲(chǔ)器的結(jié)構(gòu)如圖6-4所示。Y1Y0Y2Y3A14A132-4譯碼器8KB（1）CS8KB（4）CS8KB（2）CS8KB（3）CSA15（不參加譯碼）A0～A12圖6-11部分譯碼法結(jié)構(gòu)3．線選法線選法是指高位地址線不經(jīng)過譯碼，直接作為存儲(chǔ)芯片的片選信號(hào)。

例6-3假定某微機(jī)系統(tǒng)的存儲(chǔ)容量為8KB，CPU尋址空間為64KB（即地址總線為16位），所用芯片容量為2KB（即片內(nèi)地址為11位）。圖6-5所示為選用A11～A14作為片選控制的結(jié)構(gòu)圖。A0～A10（1）2KBCS（4）2KBCS（2）2KBCS（3）2KBCS1111A11A12A13A14圖6-12線選法結(jié)構(gòu)圖6.4.3存儲(chǔ)器與控制總線、數(shù)據(jù)總線的連接1．存儲(chǔ)器與控制總線的連接對(duì)于存儲(chǔ)器來說，與控制總線有關(guān)的外部接口信號(hào)線除如上所述的片選控制線外，主要還有兩類：一是讀寫控制線，用于決定操作類型；二是行選通、列選通信號(hào)線（僅對(duì)DRAM芯片），用于控制DRAM的行、列地址線輸入和動(dòng)態(tài)刷新。6.4.3存儲(chǔ)器與控制總線、數(shù)據(jù)總線的連接2．存儲(chǔ)器與數(shù)據(jù)總線的連接在微機(jī)中，無論字長(zhǎng)是多少，一般每個(gè)存儲(chǔ)模塊（8位機(jī)為單存儲(chǔ)模塊，16位機(jī)為雙模塊，32位機(jī)為4模塊）都是以一個(gè)字節(jié)為基本單位來劃分存儲(chǔ)單元的，即每8位為一個(gè)存儲(chǔ)單元，對(duì)應(yīng)一個(gè)存儲(chǔ)地址。

6.4.4存儲(chǔ)器接口舉例例6-4用2716EPROM芯片為某8位微處理器設(shè)計(jì)一個(gè)16KB的ROM存儲(chǔ)器。已知該微處理器地址線為A0～A15，數(shù)據(jù)線為D0～D7，“允許訪存”控制信號(hào)為/M，讀出控制信號(hào)為/RD。畫出EPROM與CPU的連接框圖。

D0～D7

A0～A10

RDCPUA11～A13

MY7Y1Y0+5V74LS138G2AG2BGGNDVcc+5V+5VVPP+25VO0～O72716（1）OECEO0～O72716（3）OECEO0～O72716（2）OECE圖6-13EPROM與CPU連接框圖例6-5某8位微機(jī)有地址總線16根，雙向數(shù)據(jù)總線8根，控制總線中與主存相關(guān)的有“允許訪存”信號(hào)（低電平有效）和讀/寫控制信號(hào)R/（高電平讀、低電平寫）。試用SRAM芯片2114為該機(jī)設(shè)計(jì)一個(gè)8KB的存儲(chǔ)器并畫出連接框圖。VccA12A11A10CPUMREQ

A9A0

R/WD0~7

74LS138CBAG2AG2BG11Y7Y0Y1CS2114(2)CS2114(1)CS2114(4)CS2114(3)CS2114(16)CS2114(15)圖6-14存儲(chǔ)器與CPU連接框圖6.5高速緩沖存儲(chǔ)器6.5.1Cache系統(tǒng)基本結(jié)構(gòu)與原理主存數(shù)據(jù)總線CPU主存地址寄存器MA替換控制部件主存-Cache地址變換機(jī)構(gòu)Cache地址寄存器Cache存儲(chǔ)體多字寬地址總線不命中圖6-15Cache系統(tǒng)基本結(jié)構(gòu)框圖命中單字寬6.5.2