(完整版)數(shù)字電子技術(shù)第四章答案

習(xí)題44－1分析圖P4－1所示的各組合電路，寫出輸出函數(shù)表達式，列出真值表，說明電路的邏輯功能。解：圖（a）：；；真值表如下表所示：AB01010011001010010100其功能為一位比較器。A>B時，；A=B時，；A<B時，圖（b）：真值表如下表所示：A0B010011000011101功能：一位半加器，為本位和，為進位。圖（c）：真值表如下表所示：AB00110011C01010101000011110100100100010111功能：一位全加器，為本位和，為本位向高位的進位。圖（d）：；；AB01010011010010010010功能：為一位比較器，A<B時，＝1；A=B時，＝1；A>B時，＝14－2分析圖P4－2所示的組合電路，寫出輸出函數(shù)表達式，列出真值表，指出該電路完成的邏輯功能。解：該電路的輸出邏輯函數(shù)表達式為：因此該電路是一個四選一數(shù)據(jù)選擇器，其真值表如下表所示：001101014－3圖P4－3是一個受M控制的代碼轉(zhuǎn)換電路，當(dāng)M＝1時，完成4為二進制碼至格雷碼的轉(zhuǎn)換；當(dāng)M＝0時，完成4為格雷碼至二進制的轉(zhuǎn)換。試分別寫出,,,的邏輯函數(shù)的表達式，并列出真值表，說明該電路的工作原理。解：該電路的輸入為，輸出為。真值表如下：M=1000011111000111100110011001100110101010001010101000000000111111100001111111100000011110011000011011001101001011000000000M=011111111由此可得：完成二進制至格雷碼的轉(zhuǎn)換。完成格雷碼至二進制的轉(zhuǎn)換。4－4圖P4－4是一個多功能邏輯運算電路，圖中,,,為控制輸入端。試列表說明電路在,,,的各種取值組合下F與A,B的邏輯關(guān)系。解：，功能如下表所示，00000001A110000010000110111001101100110001ABB1111000100110111001111111兩個變量有四個最小項，最多可構(gòu)造輯運算器電路。種不同的組合，因此該電路是一個能產(chǎn)生十六種函數(shù)的多功能邏4－5已知某組合電路的輸出波形如圖P4－5所示，試用最少的或非門實現(xiàn)之。解：電路圖如下：4－6用邏輯門設(shè)計一個受光，聲和觸摸控制的電燈開關(guān)邏輯電路，分別用A,B,C表示光，聲和觸摸信號，用F表示電燈。燈亮的條件是：無論有無光，聲信號，只要有人觸摸開關(guān)，燈就亮；當(dāng)無人觸摸開關(guān)時，只有當(dāng)無關(guān)，有聲音時燈才亮。試列出真值表，寫出輸出函數(shù)表達式，并畫出最簡邏輯電路圖。解：根據(jù)題意，列出真值表如下：A00001111B00110011C01010101F01110101由真值表可以作出卡諾圖，如下圖：CAB001011100110101101由卡諾圖得到它的邏輯表達式為：由此的到邏輯電路為：4－7用邏輯門設(shè)計一個多輸出邏輯電路，輸入為8421BCD碼，輸出為3個檢測信號。要求：（1）當(dāng)檢測到輸入數(shù)字能被4整除時，＝1。（2）當(dāng)檢測到輸入數(shù)字大于或等于3時，＝1。（3）當(dāng)檢測到輸入數(shù)字小于7時，＝1。解：4－8用邏輯門設(shè)計一個兩位二進制數(shù)的乘法器。解：二進制乘法：設(shè)兩個2位二進制數(shù)的乘法運算結(jié)果為：電路圖如下圖所示：C0S3S2S1S04－9設(shè)計一個全加（減）器，其輸入為A,B,C和X(當(dāng)X＝0時，實現(xiàn)加法運算；當(dāng)X＝1時，實現(xiàn)減法運算)，輸出為S(表示和或差)，P（表示進位或借位）。列出真值表，試用3個異或門和3個與非門實現(xiàn)該電路，畫出邏輯電路圖。解：根據(jù)全加器和全減器的原理，我們可以作出如下的真值表：X0000000011111111A0000111100001111B0011001100011001C0101010100101010S0110100101101001P0001011101110001由真值表可以畫出卡諾圖，由卡諾圖得出邏輯表達式，并畫出邏輯電路圖：4－10設(shè)計一個交通燈故障檢測電路，要求紅，黃，綠三個燈僅有一個燈亮?xí)r，輸出F＝0；若無燈亮或有兩個以上的燈亮，則均為故障，輸出F＝1。試用最少的非門和與非門實現(xiàn)該電路。要求列出真值表，化簡邏輯函數(shù)，并指出所有74系列器件的型號。解：根據(jù)題意，我們可以列出真值表如下：紅（A）黃(B)綠(C)F10010111000011110011001101010101對上述的真值表可以作出卡諾圖，由卡諾圖我們可以得出以下的邏輯函數(shù)：邏輯電路圖如下所示：4－11試用兩片8線－3線優(yōu)先編碼器74LS148組成16線－4線優(yōu)先編碼器，畫出邏輯電路圖，說明其邏輯功能。解：邏輯電路圖如下：邏輯功能：是一個16－4編碼器。4－12（1）圖P4－12為3個單譯碼邏輯門譯碼器，指出每個譯碼器的輸出有效電平以及相應(yīng)的輸出二進制碼，寫出譯碼器的輸出函數(shù)表達式。（2）試畫出與下列表達式對應(yīng)的單譯碼器邏輯電路圖。①②③解：對于（a）圖來說。(b)(c)對于（1）邏輯電路圖為：（2）邏輯電路圖如下圖：（3）邏輯電路圖如下圖：4－13試用一片3－8譯碼器和少量邏輯門設(shè)計下列多地址輸入的譯碼電路。（1）有8根地址輸入線~,要求當(dāng)?shù)刂反a為A8H,A9H,…,AFH時，譯碼器輸出為~分別被譯中，且地電平有效。（2）有10根地址輸入線～，要求當(dāng)?shù)刂反a為2E0H,2E1H,…,2E7H時，譯碼器輸出~分別被譯中，且地電平有效。解：（1）當(dāng),即從000～111變化時分別被譯中，電路如下圖所示：（2）當(dāng)，即從000～111變化時，分別被譯中。電路如下圖所示：4－14試用一片3－8譯碼器74LS138和少量的邏輯門實現(xiàn)下列多輸出函數(shù)：（1）(2)(3)解：電路圖如下圖所示：4－15某組合電路的輸入X和輸出Y均為三位二進制數(shù)。當(dāng)X<2時，Y=1；當(dāng)X>5時，Y=0。試用一片3－8譯碼器和少量邏輯門實現(xiàn)該電路。時，Y=X+2；當(dāng)解：由題意列出真值表如下：XY000001010011100101110111001001100101110111000000電路圖如下圖所示：輸入X＝ABC，輸出為Y。4－16由3－8譯碼器74LS138和邏輯門構(gòu)成的組合邏輯電路圖P4－16所示。（1）試分別寫出，的最簡與或表達式。（2）試說明當(dāng)輸入變量A,B,C,D為何種取值時，＝＝1。解：（1）當(dāng)D=1時，當(dāng)D=0時，將，分別填入四變量的卡諾圖后可得：(2)當(dāng)ABCD=0000或0110時，＝＝14－17已知邏輯函數(shù)，試用一片3－8譯碼器74LS138和少量邏輯門實現(xiàn)該電路。解：由題意的，電路圖如下圖所示：4－18某2－4譯碼器的邏輯符號和功能表如圖P4－18所示。試用盡量少的譯碼器和或門實現(xiàn)下列函數(shù)（允許反變量輸入）：（1）（2）解：根據(jù)題意，輸入分別為X,Y,W,Z。對于（1）來說，我們可以作出如下的邏輯電路圖：（2）由題，我們可以得出如下的邏輯電路圖：4－19由3－8譯碼器構(gòu)成的脈沖分配器電路圖如圖P4－19所示。（1）若CP脈沖信號加在端，試畫出~的波形；（2）若CP脈沖信號加在端，試畫出~的波形。解：（1）CP=1時，；CP=0時按的變化分別譯碼。波形如下圖所示：（2）CP=1時按的變化分別譯碼；CP=0時，。波形圖如下圖所示：4－20試用三片3－8譯碼器組成5－24譯碼器。解：5－24譯碼器如下圖所示，圖中：為地址輸入，為譯碼輸出。當(dāng)時，左邊第一片譯碼器工作，時，中間一片譯碼器工作；時，右邊一片譯碼器工作；時，三片譯碼器全部禁止。4－21用一片BCD碼十進制譯碼器和附加門實現(xiàn)8421BCD碼至余3碼的轉(zhuǎn)換電路。解：電路圖如下圖所示：4－22試用一片4－16譯碼器組成一個5421BCD碼十進制數(shù)譯碼器。解：根據(jù)四位二進制碼和5421BCD碼的對應(yīng)關(guān)系，可得如下圖所示的電路：4－23試用8選1數(shù)據(jù)選擇器74LS151實現(xiàn)下列邏輯函數(shù)（允許反變量輸入，但不能附加門電路）：（1）(2)（3）(4)(5)解：(1)(2)(3)(4)(5)4－24試用16選1數(shù)據(jù)選擇器和一個異或門實現(xiàn)一個八用邏輯電路。其功能要求如表P4－1所示。F0000010100A+B0111001011110111AB解：根據(jù)真值表得出：，即F為五變量函數(shù)。若令，則有，即＝0時，＝1時，因此可先用16選1MUX來實現(xiàn)Y，再加一個異或門實現(xiàn)F。所以。電路圖如下：4－25由74LS153雙4選1數(shù)據(jù)選擇器組成的電路如圖P4-25所示。（1）分析該電路，寫出F的最小項表達式（2）改用8選1實現(xiàn)函數(shù)F，試畫出邏輯電路。解：(1)(2)4－26用4選1數(shù)據(jù)選擇器和3－8譯碼器組成20選1數(shù)據(jù)選擇器和32選1數(shù)據(jù)選擇器。解：20選1MUX電路如下圖所示。構(gòu)成32選1MUX需要用8個4選1MUX，其中20選1的電路圖如下圖所示。4－27試說明圖4.3.28所示的16位數(shù)值比較器的工作原理。（1）若輸入數(shù)據(jù)=B5A3H，其輸出~=B536H,~,,各為何值？（2）試用3片4位數(shù)值比較器以并聯(lián)擴展方式連接成12位數(shù)值比較器，畫出邏輯電路圖，說明其工作原理。解：（1）輸出值＝1，＝0，＝0。（2）邏輯電路圖如下圖所示：工作原理：（1）（2）（3）片的數(shù)值比較器同時進行比較，然后把比較的結(jié)果送入第四片比較器中比較，然后就可以得到12位的數(shù)值的比較結(jié)果了。4－28試用一片4位數(shù)值比較器74LS85和一片4位二進制加法器74LS283設(shè)計一個4位二進制數(shù)到8421BCD碼的轉(zhuǎn)換電路。解：根據(jù)題意，我們可以列出真值表如下所示：十進制二進制碼8421BCD碼NABCD010000000100100011010001010110011110001001101010111100000000010010001101000101011001111000100110101011110023456789101112131411011110110111101511111111由真值表可得到如下的電路圖：4－29試用一片4位數(shù)值比較器74LS85和一片/