數(shù)字邏輯設(shè)計(jì)及應(yīng)用復(fù)習(xí)題綜述

數(shù)字邏輯設(shè)計(jì)及應(yīng)用復(fù)習(xí)題綜述數(shù)字邏輯設(shè)計(jì)及應(yīng)用復(fù)習(xí)題綜述10/10數(shù)字邏輯設(shè)計(jì)及應(yīng)用復(fù)習(xí)題綜述.一、填空題(每空1分，共20分)1、請(qǐng)完成以下的進(jìn)制變換：10=2=816；2、F6.A16=246.62510=001001000110.0110001001018421BCD=010101111001.100101011000余3碼3、-9910的8位（包括符號(hào)位）二進(jìn)制原碼是11100011，8位二進(jìn)制反碼是10011100，8位二進(jìn)制補(bǔ)碼是10011101；4、請(qǐng)問邏輯F=A/B+(CD)/+BE/的反函數(shù)F/=B/CDACDE；F/(A/B(CD)/BE/)/(AB/)CD(B/E)解：AB/CDB/CDACDEB/CDEB/CDACDE5、F(A,B,C)=Σm（2,4,6）=ПM(0,1,3,4,7)；圖1-66、請(qǐng)問圖1-6所完成的邏輯是Y=A⊕B；解：經(jīng)過真值表可以可到該邏輯：ABF0000111011107、74148器件是一個(gè)3-8編碼器，它采用的編碼方式是優(yōu)先編碼或數(shù)大優(yōu)先編碼；8、74283器件是一個(gè)4位全加器，它的內(nèi)部邏輯電路與串行加法器不相同，采用的是超前進(jìn)位或先前進(jìn)位方法來實(shí)現(xiàn)全加邏輯。9、若是一個(gè)與或邏輯電路的函數(shù)式為：Y(A/B)(B/C)，該邏輯存在靜態(tài)冒險(xiǎn)，現(xiàn)經(jīng)過增加冗余項(xiàng)的方式來除掉該冒險(xiǎn)，則該冗余項(xiàng)為（A/+C）；10、請(qǐng)寫出JK觸發(fā)器的特色方程：Q*=JQ/+K/Q；11、請(qǐng)寫出T觸發(fā)器的特色方程：Q*=T⊕Q也許TQ/+T/Q；12、請(qǐng)寫出D觸發(fā)器的特色方程：Q*=D；13、請(qǐng)寫出SR觸發(fā)器的特色方程：Q*=S+R/Q；14、若是某組合邏輯的輸入信號(hào)的個(gè)數(shù)為55個(gè)，則需要6位的輸入編碼來實(shí)現(xiàn)該邏輯。解：采用的公式應(yīng)該是log255，向上取整二、選擇題（每題1分，共10分）1、下面有關(guān)帶符號(hào)的二進(jìn)制運(yùn)算，描述正確的選項(xiàng)是，其中X是被加數(shù)，Y是加數(shù)，S為和：①.[X]原碼+[Y]原碼=[S]原碼②.[X]補(bǔ)碼+[Y]補(bǔ)碼=[S]補(bǔ)碼1.③.[X]反碼+[Y]反碼=[S]反碼④.[X]原碼+[Y]原碼=[S]補(bǔ)碼2、邏輯函數(shù)式AC+ABCD+ACD/+A/C=①.AC②.C③.A④.ABCD3、請(qǐng)問F=A⊕B的對(duì)偶式FD①.A+B②.A⊙B③.AB④.AB/+A/B4、已知門電路的電平參數(shù)如下：VOHmin2.7V，VOLmax0.5V，VIHmin，VILmax0.8V，請(qǐng)問其高電平的噪聲容限為：①②③④5、下面描述方法，關(guān)于一個(gè)組合邏輯而言，具備唯一性的是：①.邏輯函數(shù)式②.真值表③.卡諾圖④.邏輯電路圖6、下面電路中，屬于時(shí)序邏輯電路的是：①.移位寄存器②.多人表決電路③.比較器④.碼制變換器7、一個(gè)D觸發(fā)器的驅(qū)動(dòng)方程為DXQ，則其邏輯功能與以下哪一種觸發(fā)器相同：①.JK觸發(fā)器②.SR觸發(fā)器③.D觸發(fā)器④.T觸發(fā)器8、n位環(huán)形計(jì)數(shù)器，其計(jì)數(shù)循環(huán)圈中的狀態(tài)個(gè)（模）數(shù)為：①.n個(gè)②.2n個(gè)③.2n個(gè)④.2n-1個(gè)9、n位扭環(huán)計(jì)數(shù)器，其計(jì)數(shù)循環(huán)圈中的狀態(tài)個(gè)（模）數(shù)為：①.n個(gè)②.2n個(gè)③.2n個(gè)④.2n-1個(gè)10、用555時(shí)基電路外接準(zhǔn)時(shí)阻容元件構(gòu)成單穩(wěn)態(tài)觸發(fā)器，當(dāng)增大阻容元件的數(shù)值時(shí)，將使：①.輸出脈沖的幅度增加.輸出脈沖寬度增加③.輸出脈沖重復(fù)頻率提高④.以上說法都不對(duì)三、判斷題（每題1分，共10分）1、CMOS集成邏輯OD門，可以用以線與操作；（√）2、三態(tài)門的附加控制端輸入無效時(shí)，其輸出也無效；（Х）3、三態(tài)門的三個(gè)狀態(tài)分別為高電平、低電平和高阻態(tài)；（√）4、施密特觸發(fā)輸入的門電路，當(dāng)輸入從高電平變換到低電平，和從低電平變換到高電平，它的輸出變化軌跡相同；（Х）5、組合邏輯和時(shí)序邏輯的差異主要在于前者與時(shí)間沒關(guān)，此后者時(shí)間的因素必定考慮進(jìn)去；（√）6、一個(gè)邏輯的函數(shù)式其實(shí)不唯一，但是最簡的與或表達(dá)式是唯一的；（Х）7、模擬信號(hào)是連續(xù)的，而數(shù)字信號(hào)是失散的；（√）8、當(dāng)兩個(gè)組合邏輯的真值表相同是，則表示這兩個(gè)邏輯是相等的；（√）2.9、關(guān)于一個(gè)優(yōu)先編碼器而言，當(dāng)輸入多個(gè)有效時(shí)，其輸出很難談?wù)?；（Х?0、串行加法器比超前進(jìn)位加法器速度更快，且電路更為簡單；（Х）四、卡諾圖化簡（8分）請(qǐng)將邏輯F（A,B,C,D）=m(0,2,3,5,7,8,10,11,13)化成最簡與或式；FBC/DA/CDB/CB/D/也許FBC/DA/BDB/CB/D/五、組合邏輯解析，要求以下：（8分）該邏輯電路圖如圖5所示，詳盡要求以下：1、寫出邏輯S和CO的邏輯函數(shù)式SDimi/A/BCI/AB/CIABCIAB/CI/ABCI(1,2,4,7)2、畫出將該邏輯的真值表CODimi/1AB0AB/CIA/BCIAB/A(3,56,7)IBC3、真值表圖5ABCISCO00000001100101001101100101010111001111113.六、時(shí)序邏輯解析，要求以下：（14分）邏輯電路圖如圖6所示，請(qǐng)完成：1、寫出驅(qū)動(dòng)方程、狀態(tài)方程；2、畫出狀態(tài)變換圖也許狀態(tài)變換表。解答：J2XJ1X圖61.驅(qū)動(dòng)方程：K2Q1K1Q2/2.狀態(tài)方程：Q2*J2Q2/K2/Q2XQ2/Q2Q1/Q1*J1Q1/K1/Q1XQ1/Q2Q13.狀態(tài)表也許狀態(tài)圖：以上圖表任畫一個(gè)即得分。七、組合邏輯設(shè)計(jì)，要求以下：（8分）利用一塊74138芯片和必然的門電路實(shí)現(xiàn)以下邏輯：F1ABACBCF2A/BB/C4.其中74138為3-8二進(jìn)制譯碼器F1(A,B,C)ABACBCm(3,5,6,7)解題步驟：m(1,2,3,5)F2(A,B,C)A/BB/C八、時(shí)序邏輯設(shè)計(jì)，要求以下：（10分）利用74163和必然的門電路實(shí)現(xiàn)以下的七進(jìn)制計(jì)數(shù)器。74163為4位的同步二進(jìn)制加計(jì)數(shù)器。第一種方法：在狀態(tài)0111時(shí)，重置狀態(tài)到0001或１００１；電路圖以下：圖8第二種方法：在狀態(tài)1111，經(jīng)過行波輸出重置狀態(tài)到１００１；電路圖如右：5.兩種方法皆可九、時(shí)序邏輯設(shè)計(jì)，要求以下：（10分）用mealy型時(shí)序邏輯電路設(shè)計(jì)一個(gè)101串行數(shù)據(jù)檢測的時(shí)序狀態(tài)機(jī)。要求畫出化簡后的狀態(tài)變換圖。6.一、選擇題（請(qǐng)?jiān)诖痤}紙上做答，每題2分，共20分）1、十進(jìn)制數(shù)128的8421BCD碼是（B）。B.0001001010002、若輸入變量A、B全為1時(shí)，輸出F=1，則其輸入與輸出的關(guān)系是（B）。A.異或B.同或C.或非D.與或3、邏輯代數(shù)中的三種基本運(yùn)算是（A）A．與、或、非B.與非、或非、與或非C.異或、同或、非D.加、減、乘4、關(guān)于最小項(xiàng)，任意兩個(gè)最小項(xiàng)的乘積為（A）A.0B.1C.與變量輸入值有關(guān)系D.無法確定5、邏輯表達(dá)式A+BC=（C）。A.A+BB.A+CC.（A+B）（A+C）D.B+C6、函數(shù)F(A,B,C)=AB+BC+AC的最小項(xiàng)表達(dá)式為(B)。A．F(A,B,C)=∑m（0，2，4）B.(A,B,C)=∑m（3，5，6，7）C．F(A,B,C)=∑m（0，2，3，4）D.F(A,B,C)=∑m（2，4，6，7）7、在以下邏輯電路中，不是組合邏輯電路的是（D）。A.譯碼器B.編碼器C.全加器D.寄存器8、以下觸發(fā)器中，抗攪亂能力最強(qiáng)的是（D）A.RS電平觸發(fā)器B.主從RS觸發(fā)器C.主從JK觸發(fā)器D.邊沿JK觸發(fā)器9、要使JK觸發(fā)器的輸出Q從1變成0，它的輸入信號(hào)JK應(yīng)為（B）。A.00B.01C.10D.無法確定10、關(guān)于組合邏輯電路與時(shí)序邏輯電路，以下表述錯(cuò)誤的選項(xiàng)是（A）組合邏輯電路有可能含有儲(chǔ)藏電路時(shí)序邏輯電路含有組合邏輯電路組合邏輯電路輸出狀態(tài)不過由當(dāng)前輸入狀態(tài)有關(guān)系時(shí)序邏輯電路輸出的狀態(tài)與過去的狀態(tài)也有關(guān)系二、填空題（請(qǐng)?jiān)诖痤}紙上做答，每題2分，共20分）1、將邏輯函數(shù)L1ACC'D轉(zhuǎn)變成“與非—與非”形式：____________。2、將(25.75)10轉(zhuǎn)變成二進(jìn)制_____________；轉(zhuǎn)變成16進(jìn)制為：_____________；用8421BCD碼表示為：_____________。3、D觸發(fā)器的特色方程為，JK觸發(fā)器的特色方程為，7.T觸發(fā)器的特色方程為。4、把JK觸發(fā)器改成T觸發(fā)器的方法是__把J和K連接一起接為T___________5、同步觸發(fā)器在一個(gè)CP脈沖高電平常期發(fā)生多次翻轉(zhuǎn)，稱為空翻現(xiàn)象。6、用n個(gè)觸發(fā)器構(gòu)成計(jì)數(shù)器，可獲取最大計(jì)數(shù)長度是___2的n次方_________。三、綜合題（請(qǐng)?jiān)诖痤}紙上做答，5小題，共60分）1、將下面的表達(dá)式化簡成最簡與或式：（10分）2、用譯碼器74HC138和合適的邏輯門電路實(shí)現(xiàn)函數(shù):（10分）注：圖174HC138芯片表示表174HC138邏輯功能表8.74HC138的功能表：輸入輸出S1S2'S3'A2A1A0Y7'Y6'Y5'Y4'Y3'Y2'Y1'Y0'0XXXX11111111X1XXX11111111100001111111010001111111011001011111011100111111011110100111011111010111011111101101011111110111011111113、解析如圖（a）所示時(shí)序電路，設(shè)電路的初始狀態(tài)為0。（1）畫出其狀態(tài)表和狀態(tài)圖（10分）（2）畫出在時(shí)鐘脈沖作用下（見圖（b）），Q和Z的波形圖。（5分）9.4、