數(shù)字電子技術(shù)基礎(chǔ)復(fù)習(xí)計劃題

數(shù)字電子技術(shù)基礎(chǔ)》復(fù)習(xí)計劃題數(shù)字電子技術(shù)基礎(chǔ)》復(fù)習(xí)計劃題37/37數(shù)字電子技術(shù)基礎(chǔ)》復(fù)習(xí)計劃題《數(shù)字電子技術(shù)基礎(chǔ)》復(fù)習(xí)題一、填空題數(shù)制與碼制1．（10010001.11）=（）=（）。2108421BCD答：，2．（10110010.1011）2=()8=()16。答：(262.54)8，(B2.B)23．(1111000)8421BCD=()=()16。10答：78,4E4．(30.25)10=()2=()16。答：11110.01；5.(B4)16，（178）10,(10110000)2中最大數(shù)為__________,最小數(shù)為_____________。答：(B4)16(10110000)26.（）8421BCD表示十進(jìn)制數(shù)為。答：9517.有一數(shù)碼10010011，作為自然二進(jìn)制數(shù)時，它相當(dāng)于十進(jìn)制數(shù)（），作為8421BCD碼時，它相當(dāng)于十進(jìn)制數(shù)（）。答：147，938.若是對鍵盤上108個符號進(jìn)行二進(jìn)制編碼，則最少要（）位二進(jìn)制數(shù)碼。答：79.8421BCD碼又稱碼，是一組代碼表示一位十進(jìn)制數(shù)字。答：二——十進(jìn)制；四位二進(jìn)制邏輯代數(shù)基礎(chǔ)1.邏輯代數(shù)又稱為代數(shù)。最基本的邏輯關(guān)系有、三種。答：布爾、與邏輯、或邏輯、非邏輯2．將2004個“1”異或起來獲得的結(jié)果是。答：03．邏輯函數(shù)L=+A+B+C+D=。答：14.邏輯函數(shù)的表示方法中擁有唯一性的是。答：真值表5．把與非門的全部輸入端并聯(lián)作為一個輸入端，此時它相當(dāng)于一個門。答：非6．邏輯函數(shù)式FABCABC的邏輯值為：。答：17．邏輯函數(shù)FABCD的反函數(shù)F＝。答：8．移位寄存器擁有數(shù)碼和移位的功能。答：寄存9.已知某函數(shù)FBACDABCD，該函數(shù)的反函數(shù)F=（）。答：FBACDABCD10.以下列圖所示電路中，Y1＝（）；Y2＝（）；Y3＝（A）。Y1組合邏輯電路BY21.數(shù)字電路按邏輯功能的不相同特點可分為兩大類，即：邏輯Y3電路和邏輯電路。答：組合、時序從一組輸入數(shù)據(jù)中選出一個作為數(shù)據(jù)傳輸?shù)某Ｓ媒M合邏輯電路叫做。答：數(shù)據(jù)選擇器3.用于比較兩個數(shù)字大小的邏輯電路叫做。答：數(shù)值比較器4.驅(qū)動共陽極七段數(shù)碼管的譯碼器的輸出電平為有效，而驅(qū)動共陰極的輸出電平為有效。答：低、高5.一個8選1的多路選擇器（數(shù)據(jù)選擇器），應(yīng)擁有個地址輸入端。答：3個6.編碼器的邏輯功能是把輸入的高低電平編成一個，當(dāng)前經(jīng)常使用的編碼器有一般編碼器和優(yōu)先編碼器兩類。答：二值代碼7.譯碼器的邏輯功能是把輸入的二進(jìn)制代碼譯成對應(yīng)的信號，常用的譯碼器有二進(jìn)制譯碼器，二－十進(jìn)制譯碼器和顯示譯碼器三類。答：輸出高、低電平8．74LS138是3線—8線譯碼器，譯碼為輸出低電平有效，若輸入為A2A1A0=110時，輸出Y7Y6Y5Y4Y3Y2Y1Y0應(yīng)為（）。答：10111111觸發(fā)器1.觸發(fā)器按功能分類有JK觸發(fā)器，，和T觸發(fā)器等四種觸發(fā)器。答：SR觸發(fā)器，D觸發(fā)器2.由于觸發(fā)器有個穩(wěn)態(tài)，它能夠記錄位二進(jìn)制碼，儲藏8位二進(jìn)制信息需要______個觸發(fā)器。答：2，1，83.觸發(fā)器依照邏輯功能的不相同能夠分為SR觸發(fā)器、、T觸發(fā)器和D觸發(fā)器等幾類。答：JK觸發(fā)器4.觸發(fā)器依照邏輯功能的不相同能夠分為、、、等幾類。答：SR觸發(fā)器、JK觸發(fā)器、T觸發(fā)器、D觸發(fā)器5.一個觸發(fā)器有個穩(wěn)態(tài)，它能夠儲藏______位二進(jìn)制碼。答：2、16.主從型JK觸發(fā)器的特點方程=。答：7．用4個觸發(fā)器能夠儲藏位二進(jìn)制數(shù)。答：4由D觸發(fā)器變換成T觸發(fā)器，其變換邏輯為D=__________。答：T⊕Q9.TTL集成JK觸發(fā)器正常工作時，其Rd和Sd端應(yīng)接（）電平。答：高時序邏輯電路1.所謂時序邏輯電路是指電路的輸出不但與當(dāng)時的有關(guān)，而且與電路的有關(guān)。答：輸入，歷史狀態(tài)2.含有觸發(fā)器的數(shù)字電路屬于邏輯電路。答：時序3.計數(shù)器依照各觸發(fā)器可否同時翻轉(zhuǎn)分為式和式兩種。答：同步，異步4.某計數(shù)器狀態(tài)變換圖如圖,該電路為________進(jìn)制計數(shù)器。答：55.某計數(shù)器的輸出波形如圖1所示，該計數(shù)器是進(jìn)制計數(shù)器。答：56.N個觸發(fā)器能夠組成最大計數(shù)長度（進(jìn)制數(shù)）為的計數(shù)器。答：2N7．若要組成七進(jìn)制計數(shù)器，最少用個觸發(fā)器，它有個無效狀態(tài)。答：318.若要組成十進(jìn)制計數(shù)器，最少用個觸發(fā)器，它有個無效狀態(tài)。答：469.串行傳輸?shù)臄?shù)據(jù)變換為并行傳輸數(shù)據(jù)時，可采用寄存器。答：移位組成計數(shù)器的各個觸發(fā)器的狀態(tài)，能在時鐘信號到達(dá)時同時翻轉(zhuǎn)，它屬于計數(shù)器。答：同步組成計數(shù)器的各個觸發(fā)器的狀態(tài)，在時鐘信號到達(dá)時不能夠同時翻轉(zhuǎn)，它屬于計數(shù)器。答：異步12.兩片中規(guī)模集成電路10進(jìn)制計數(shù)器串通后，最大計數(shù)容量為（）位。答：10013．驅(qū)動共陽極七段數(shù)碼管的譯碼器的輸出電平為（）有效。答：低二、選擇題數(shù)制與碼制1.若要對50個編碼對象進(jìn)行編碼，則最少需要位二進(jìn)制代碼編碼。答：B2.用8421碼表示的十進(jìn)制數(shù)65，能夠?qū)懗?。A．65B.[1000001]BCDC.[01100101]BCDD.[1000001]2答：C3.若是一個二進(jìn)制編碼器有6位輸出代碼，則該編碼器最多能夠?qū)Γǎ﹤€輸入信號進(jìn)行編碼。①8②16③32④64答：④4.與二進(jìn)制數(shù)00100011相應(yīng)的十進(jìn)制數(shù)是()。(a)35(b)19(c)23(d)67答：A邏輯代數(shù)基礎(chǔ)1．F1(A,B,C,D)(2,3,4,8,9,10,14,15)，F(xiàn)2ABCABCABCDABCACD,它們的邏輯關(guān)系是（）。A、F1F2B、C、F1F20D、F1和F2互為對偶式110答：A能夠代換以下列圖所示組合電路的一個門電路是()。AA、與非門B、或非門B

1&1Y1C、與或非門D、異或門答：B由開關(guān)組成的邏輯電路以下列圖，若是開關(guān)接通為“1”，斷開為“0”，電燈亮為“1”，電燈暗為“0”，則該電路為(A)HLA、“與”門B、“或”門+B－C、“非”門D、“與非”門答：B在何種情況下，“或非”運算的結(jié)果是邏輯“0”。()A．全部輸入為“0”B．全部輸入為“1”任一輸入為“0”，其他輸入為“1”D.任一輸入為“1”答：D指出以下各式中哪個是四變量A、B、C、D的最小項A.ABC；B.A+B+C+D；；D.A+B+D答：C6.測得某邏輯門輸入A、B和輸出F的波形以下列圖，則F（A，B）的表達(dá)式為（）A.F=ABB.F=ABC.F=ABD.F=A⊕B答：B7.函數(shù)F(A,B,C)=AB+AC的最小項表達(dá)式為()。A．Z=ABC+ABC+ABCB.Z=ABC+ABC+ABCC.D.ABCABCABC答：D8．二輸入端的或非門，其輸入端為A、B，輸出端為Y,則其表達(dá)式Y(jié)=。B.ABC.ABD.A+B答：C指出以下各式中哪個是四變量Ａ、Ｂ、Ｃ、Ｄ的最小項A.ABCB.A+B+C+DC.ABCDD.A+B+D答：C10.最小項ABCD的邏輯相鄰最小項是。A.ABCDB.ABCDC.ABCDD.ABCD答：A11.邏輯函數(shù)的表示方法中擁有唯一性的是。A.真值表B.表達(dá)式C.邏輯圖D.硬件描述語言答：A12.邏輯函數(shù)F=A(AB)=。B.AC.ABD.AB答：A13.二輸入端的或非門，其輸入端為A、B，輸出端為Y,則其表達(dá)式Y(jié)=。B.ABC.ABD.A+B答：C14.L=AB+C的對偶式為：（）A、A+BC；B.（A+B）C；C.A+B+C；D.ABC；答：B15.邏輯函數(shù)F=A(AB)=()。A.BB.AC.ABD.AB答：A16.函數(shù)F=A⊕B與G=AB+AB（）A．互為對偶式B.互為反函數(shù)C.相等D.以上答案都不對答：B17.函數(shù)F=AB+AC+BC+CD+D的最簡與或式為（）A.1C.ABD.AB+D答：A18.函數(shù)F(A,B,C)=AB+BC+AC的最小項表達(dá)式為()。A．F(A,B,C)=∑m（0，2，4）B.(A,B,C)=∑m（3，5，6，7）C．F(A,B,C)=∑m（0，2，3，4）D.F(A,B,C)=∑m（2，4，6，7）答：A19.一只四輸入端或非門，使其輸出為1的輸入變量取值組合有()種。A．15B．8C．7D．1答：A20．函數(shù)F=AB+BC，使F=1的輸入ABC組合為()A．ABC=000B．ABC=010C．ABC=101D．ABC=110答：D21．已知某電路的真值表以下，該電路的邏輯表達(dá)式為()。A．YCB.YABCC．YABCD．YBCCABCYABCY00001000001110110100110101111111答：C22.邏輯圖和輸入A，B的波形以下列圖，解析當(dāng)輸出F為“1”的時辰，應(yīng)是()(a)

t

1

(b)t

2

(c)

t

3

(d)無答：A組合邏輯電路

是3線-8

線譯碼器，譯碼輸出為低電平有效，若輸入

A2A1A0=100時，輸出

=

。A、00010000

，

B、11101111

C、11110111

D、10000000答：B2.在以下邏輯電路中，不是組合邏輯電路的是（A、譯碼器B、編碼器C

）。、全加器

D

、寄存器答：D3.在以下邏輯電路中，不是組合邏輯電路的是（A.譯碼器B.編碼器C.

）。全加器

D.寄存器答：D4.八選一數(shù)據(jù)選擇器組成電路以以下列圖所示，該電路實現(xiàn)的邏輯函數(shù)是

Y=

。A.

ABC

ABC

ABC

ABCABCABCBCABCABCABCABCABC答：D5.七段顯示譯碼器是指的電路。A.將二進(jìn)制代碼變換成0~9數(shù)字B.將BCD碼變換成七段顯示字形信號C.將

0~9數(shù)字變換成

BCD碼

D.

將七段顯示字形信號變換成

BCD碼答：B6.組合邏輯電路平時由

組合而成。A.門電路

B.

觸發(fā)器

C.

計數(shù)器

D.

寄存器答：A7.十六路數(shù)據(jù)選擇器，其地址輸入端有個。答：C8.TTL集成電路74LS138是３/８線譯碼器，譯碼器為輸出低電平有效，若輸入為A2A1A0=101時，輸出：為（）。A．00100000；B.11011111；；D.00000100答：B9.用四選一數(shù)據(jù)選擇器實現(xiàn)函數(shù)Y=A1A0A1A0，應(yīng)使。A.D0=D2=0，D1=D3=1B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1D.D0=D1=1，D2=D3=0答：A一個8線-3線優(yōu)先編碼器74LS148，輸入是低電平有效，當(dāng)輸入最高位和最低位同時為1A．110

而其他位為0時，則其輸出編碼應(yīng)為（）。B．001C．100D．000答：

B11.8—3

線優(yōu)先編碼器（

74LS148）中，8

條輸入線

I0

~I7

同時有效時，優(yōu)先級最高為I7線，則

Y2

Y1

Y0

輸出線的狀態(tài)是（

）A.000

B.010

C.101

D.111答：A12.引起組合邏輯電路中竟?fàn)幣c冒險的原因是（A.邏輯關(guān)系錯；B.攪亂信號；

）C.電路延時；

D.電源不牢固。答：C13.一個

16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端的個數(shù)是（

）

答：

C14.半加器和的輸出端與輸入端的邏輯關(guān)系是（）A、與非B、或非C、與或非D、異或答：D15.邏輯數(shù)

F=AB+BC，當(dāng)變量的取值為（

）時，將出現(xiàn)冒險現(xiàn)象。A.B=C=1

B.B=C=0

C.A=1

，C=0

D.A=0

，B=0答：C一個二—十進(jìn)制譯碼器，規(guī)定輸出為低電平有效，當(dāng)輸入代碼DCBA=1001時其輸出Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9＝（）①

1111111110

②0000000001②

0000001001

④1111110110答：①17.已知74LS138A2A1A0=011，則輸出

譯碼器的輸入三個使能端（Y7～Y0是()。

E1=1，

E2A

=E

2B=0）時，地址碼A.11111101

B.10111111

C.11110111

D.11111111答：C18.在二進(jìn)制譯碼器中，若輸入有（a）2（d）4答：D觸發(fā)器1.以下觸發(fā)器中沒有拘束條件的是

4位代碼，則輸出有（c）8。

（d）16

個信號。A.基本ＲＳ觸發(fā)器

B.主從ＲＳ觸發(fā)器C.鐘控ＲＳ觸發(fā)器

D.邊沿Ｄ觸發(fā)器答：D2.一個T觸發(fā)器，在T=1時，加上時鐘脈沖，則觸發(fā)器。A.保持原態(tài)

B.置

0

C.

置

1

D.

翻轉(zhuǎn)答：D3.對于JK

觸發(fā)器，若

J=K

，則可完成

觸發(fā)器的邏輯功能。ˊ答：

C

觸發(fā)器中，當(dāng)

T=1

時，觸發(fā)器實現(xiàn)（

）功能。A、置

1

B、置

0

C、計數(shù)

D、保持答：C__5.在

CP作用下，欲使

T觸發(fā)器擁有

Qn1=Qn

的功能，其

T端應(yīng)接（

）A、1

B

、

0

C

、Qn

D

__、Qn答：A已知某觸發(fā)的特點表以下（A、B為觸發(fā)器的輸入）其輸出信號的邏輯表達(dá)式為()。ABQn+1說明00Qn保持010置0101置111Qn翻轉(zhuǎn)A．Qn+1＝AB.Qn1AQnAQnC.Qn1AQnBQnD.Qn+1＝B答：C7．以下列圖中,滿足Q＊=Q的觸發(fā)器是_____________。答：D8.以下電路中，只有（）不能夠?qū)崿F(xiàn)Qn+1=Qn①②1JQJQCPKQCPKQ1③④DQDQCPCP答：③邏輯電路以下列圖，當(dāng)A=“0”，B=“1”時，C脈沖到達(dá)后，D觸發(fā)器()。(a)擁有計數(shù)功能(b)保持原狀態(tài)(c)置“0”(d)置“1”1AB≥1Q=1DCCQ答：A時序邏輯電路1.時序邏輯電路中必然包含

。A、觸發(fā)器

B

、組合邏輯電路

C、移位寄存器

D、譯碼器答：A2.在同步計數(shù)器中，各觸發(fā)器狀態(tài)改變時辰（

）。A、相同

B

、不相同

C

、與觸發(fā)器有關(guān)

D、與電平相同答：A3.同步時序邏輯電路和異步時序邏輯電路比較，其差別在于后者

。A.沒有觸發(fā)器

B.

沒有一致的時鐘脈沖控制C.沒有牢固狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關(guān)答：B4.有一個左移移位寄存器，當(dāng)起初置入1011后，其串行輸入固定接0，在4個移位脈沖CP作用下，四位數(shù)據(jù)的移位過程是（）。A.1011--0110--1100--1000--0000B.1011--0101--0010--0001--0000C.1011--1100--1101--1110--1111D.1011--1010--1001--1000—0111答：A5.某計數(shù)器的狀態(tài)變換圖如右：111001001010其計數(shù)的容量為()110100011A．8B.5101C.4D.3答：B6．同步時序邏輯電路和異步時序邏輯電路比較，其差別在于后者。A.沒有觸發(fā)器B.沒有一致的時鐘脈沖控制C.沒有牢固狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關(guān)答：B7.在移位寄存器中采用并行輸出比串行輸出。A.快B.慢C.相同快D.不確定答：A8.在同步計數(shù)器中，各觸發(fā)器狀態(tài)改變時辰（

）。A、相同

B、不相同

C、與觸發(fā)器有關(guān)

D、與電平相同答：A9.8位移位寄存器，串行輸入時經(jīng)個脈沖后，8位數(shù)碼全部移入寄存器中。A.1C.4答：D10.同步時序邏輯電路和異步時序邏輯電路比較，其差別在于后者。A.沒有觸發(fā)器B.沒有一致的時鐘脈沖控制C.沒有牢固狀態(tài)D.輸出只與內(nèi)部狀態(tài)有關(guān)答：B11.某計數(shù)器的狀態(tài)變換圖以下，11000001其計數(shù)的容量為()01A．八B.五1110C.四D.三10答：B12.有一個左移移位寄存器，當(dāng)起初置入1011后，其串行輸入固定接0，在4個移位脈沖CP作用下，四位數(shù)據(jù)的移位過程是（）。A.1011--0110--1100--1000--0000B.1011--0101--0010--0001--0000C.1011--1100--1101--1110--1111D.1011--1010--1001--1000—0111答：A四個觸發(fā)器組成的環(huán)行計數(shù)器最多有()個有效狀態(tài)。B.6C.8D.16答：A14.N個觸發(fā)器能夠組成最大計數(shù)長度（進(jìn)制數(shù)）為的計數(shù)器。A.N2NC.ND.2答：D如圖時序電路的初始狀態(tài)為Q2Q1Q0000，經(jīng)過兩個時鐘脈沖作用后其狀態(tài)為（）。a.QQQA、210

001

b.QQQB、210

011c.QQQ111d.QQQ110C、210D、210答：B16.某計數(shù)器由四個觸發(fā)器組成，觸發(fā)器時鐘脈沖CP及輸出端Q3、Q2、Q1、Q0的波形以下列圖，高位到低位依次是Q3到Q0，則該計數(shù)器是（）計數(shù)器。A、十二進(jìn)制加法123456789101112CPQ0B、十二進(jìn)制減法C、十進(jìn)制加法、十一進(jìn)制加法

Q1Q2Q3圖16答：C17.若是觸發(fā)器的次態(tài)僅取決于CP（）時輸入信號的狀態(tài)，就可以戰(zhàn)勝空翻。A.上升（下降）沿B.高電平C.低電平D.無法確定答：A18.以下電路中，不屬于時序電路的是（）①移位寄存器②觸發(fā)器③一位全加器④十進(jìn)制計數(shù)器答：③一個移位寄存器初態(tài)為0000，若輸入向來為1，則經(jīng)過4個移位脈沖后其狀態(tài)為（）①0001②0111③1110④1111答：④20.有一個左移移位寄存器，當(dāng)起初置入1011后，其串行輸入固定接0，在4個移位脈沖CP作用下，四位數(shù)據(jù)的移位過程是（）。A.1011--0110--1100--1000--0000B.1011--0101--0010--0001--0000C.1011--1100--1101--1110--1111D.1011--1010--1001--1000--0111答：A21.以下列圖時序邏輯電路為（）。(a)移位寄存器（b）同步二進(jìn)制加法計數(shù)器(c)異步二進(jìn)制減法計數(shù)器(d)異步二進(jìn)制加法計數(shù)器答：A22.以下列圖邏輯電路為（）。0Q1Q同步二進(jìn)制加法計數(shù)器J0Q0J1Q1(b)異步二進(jìn)制加法計數(shù)器C(c)同步二進(jìn)制減法計數(shù)器K0Q0K1Q1RD異步二進(jìn)制減法計數(shù)器答：B23.某時序邏輯電路的波形以下列圖，由此判斷該電路是（(a)二進(jìn)制計數(shù)器(b)十進(jìn)制計數(shù)器(c)移位寄存器(d)五進(jìn)制計數(shù)器

）。答：B三、判斷題數(shù)制與碼制由于BCD碼是一組四位二進(jìn)制數(shù)，所以BCD碼能表示十六進(jìn)制以內(nèi)的任何一個數(shù)碼。(×)2．邏輯變量的取值，1比0大。(×)邏輯代數(shù)基礎(chǔ)1．邏輯函數(shù)表達(dá)式的化簡結(jié)果是唯一的。(×)邏輯函數(shù)兩次求反則還原，邏輯函數(shù)的對偶式再作對偶變換也還原為它自己。(√)3．拘束項就是邏輯函數(shù)中不相同意出現(xiàn)的變量取值組合，用卡諾圖化簡時，可將拘束項看作1，也可看作0。(√)邏輯函數(shù)兩次求反則還原，邏輯函數(shù)的對偶式再作對偶變換也還原為它自己。(√)5.由于邏輯表達(dá)式A+B+AB=A+B成立，所以AB=0成立。（×）組合邏輯電路1.組合邏輯電路有記憶功能。(×)2.優(yōu)先編碼器的編碼信號是相互排斥的，不允好多個編碼信號同時有效。(×)3.八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有8個。(×)組合電路有記憶功能。（×）5.二進(jìn)制譯碼器相當(dāng)于是一個最小項發(fā)生器，便于實現(xiàn)組合邏輯電路。（√）6.八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有8個。（×）組合電路有記憶功能。（×）寄存器、編碼器、譯碼器、加法器都是組合電路邏輯部件。（×）拘束項就是邏輯函數(shù)中不相同意出現(xiàn)的變量取值組合，用卡諾圖化簡時，可將拘束項看作1，也可看作0。（√）10．優(yōu)先編碼器只對同時輸入的信號中的優(yōu)先級別最高的一個信號編碼。（√）觸發(fā)器1.JK觸發(fā)器要實現(xiàn)Qn+1=1時，J、K端的取值為J=1,K=0。(√)觸發(fā)器的異步復(fù)位端R不受CP脈沖的控制。（√）觸發(fā)器的特點方程為Qn+1=D，與Qn沒關(guān)，所以它沒有記憶功能。（×）JK觸發(fā)器要實現(xiàn)Qn+1=1時，J、K端的取值為J=1,K=0。（√）5.JK觸發(fā)器只有J、K端同時為1，則必然引起狀態(tài)翻轉(zhuǎn)。（×）6.觸發(fā)器的異步復(fù)位端R不受CP脈沖的控制。（√）時序邏輯電路1.計數(shù)器除了能對輸入脈沖進(jìn)行計數(shù)，還能夠作為分頻器用。(√)同步時序電路擁有一致的時鐘CP控制。(√)時序邏輯電路的輸出狀態(tài)與前一刻電路的輸出狀態(tài)有關(guān)，還與電路當(dāng)前的輸入變量組合有關(guān)。（√）4.同步時序邏輯電路中的無效狀態(tài)是由于狀態(tài)表沒有達(dá)到最簡所造成的。（×）5.二進(jìn)制計數(shù)器既可實現(xiàn)計數(shù)也可用于分頻。（√）計數(shù)器的模是指組成計數(shù)器的觸發(fā)器的個數(shù)。（×）異步時序電路是各級觸發(fā)器種類不相同。（×）8.二進(jìn)制計數(shù)器既可實現(xiàn)計數(shù)也可用于分頻。（√）利用反響歸零法獲得N進(jìn)制計數(shù)器時，若為異步置零方式，則狀態(tài)SN可是短暫的過渡狀態(tài)，不能夠牢固而是立刻變?yōu)?狀態(tài)。（√）10.時序電路不含有記憶功能的器件。（×）四、化簡題邏輯代數(shù)基礎(chǔ)1.DC+CDY=ABC+AC+A答：Y=A+CD；2．Y(A,B,C,D)=m(0,2,3,4,6,12)d(7,8,10,14)答：圖畫正確并填對得2分（圖畫錯填錯不得5分）；圈畫對得2分；答案正確得1分；3．YABCDABDACD解：用代數(shù)法化簡函數(shù)YABCDABDACD解：3.用卡諾圖法化簡函數(shù)YA,B,C,D＝m1,3,4,7,13,14＋d2,5,12,15解：Y=AC+ＡＣ+ＡBCD+ABＣD解：YACACBD5.Y=∑m(1,2,5,6,10,11,12,15)+∑d(3,7,8,14)解：YADADC6.公式法化簡函數(shù)YABACCDD（要求寫出步驟）解：（1）YABAC(CDD)ABACCDAB(ACC)DABACD用卡諾圖法將以下函數(shù)化簡為最簡與或式：F(A、B、C、D)=∑m（0,2,4,5,7,13）+∑d(8,9,10,11,14,15)解：8.用卡諾圖法化簡函數(shù)F(A,B,C,D)m(0,1,2,3,6,8)d(10,11,12,13,14,15)解：9.F（A、B、C、D）=AC+ＡＣ+ＡBCD+ABＣD解：Ｆ（A，B，C，D）=AC+ＡＣ+BD10.F（A、B、C、D）=Σm（0,2,8,9,10,11,13,15）＋Σd（1,3,12,14）解Ｆ（A，B，C，D）=Ａ+B11.Y=ABCDABCABDBCDBCD解：12.Y(A,B,C,D)=∑m(0,1,4,6,9,13)+∑d(2,3,5,7,11,15)解：13.用代數(shù)法化簡函數(shù)YABCABCABC解：YABCABCABC14.用卡諾圖法化簡函數(shù)YABBCAC解：YABBCAC則YABAC

AB

≥1&&1FC≥1&D邏輯電路以下列圖，寫出邏輯表達(dá)式并化簡。答：(AB)?BCCD(AB)?(BC?CD)16.B)BC(CD)(A試用卡諾圖法將(AB)?(BCD)BCD以下邏輯函數(shù)化簡為最簡與非--與非表達(dá)式。L（A，B，C，D）=m(0,2,3,6,10,11)+d(7,8,12,13)解：五、解析及畫圖題邏輯代數(shù)基礎(chǔ)1.解析以下列圖電路的邏輯功能，寫出輸出的邏輯函數(shù)式，列出真值表，說明電路邏輯功能的特點。試解析以下列圖邏輯電路，寫出邏輯表達(dá)式和真值表，表達(dá)式化簡后再畫出新的邏輯圖。（8分）解：=真ABCY00010011010101111001101111011110

值表邏輯圖對圖示電路按給定輸入A、B的波形畫出輸出Y的波形，設(shè)觸發(fā)器的初態(tài)為0。DQYABY解：組合邏輯電路1．解析如右圖電路，寫出邏輯式，列出真值表，指出邏輯功能。解：列出表達(dá)式F1Y1Y2Y4Y7列真值表ＡＢＣABCABCABCABC邏輯功能解析：該電路實現(xiàn)一個全加器，Ａ、Ｂ為兩個加數(shù)，Ｃ為低位進(jìn)位數(shù)，Ｆ１為和，Ｆ２為進(jìn)位輸出2．解析如右圖電路，寫出邏輯式，列出真ＡＢＣＦ１Ｆ２值表，指出邏輯功能。０００００００１１０解：列出表達(dá)式（４分）０１０１００１１０１列真值表１００１０ＡＢＣＦ１Ｆ２１０１０１邏輯功能：１１００１該電路實０００００１１１１１００１１０現(xiàn)一個全加器，Ａ、Ｂ為０１０１００１１０１兩個加數(shù)，Ｃ為低位進(jìn)位數(shù)，Ｆ１為和，Ｆ２為進(jìn)位輸１００１０１０１０１出１１００１１１１１１4.如右圖，解析用四選一數(shù)據(jù)選擇器組成的電路，寫出的最簡與或式。解：寫出以下表達(dá)式化簡Ｙ＝ABBCBC觸發(fā)器依照給定的電路和輸入信號波形，作出相應(yīng)的輸出信號波形。解：CPRDQ1Q2對圖示電路按給定輸入A、B的波形畫出輸出Y的波形，設(shè)觸發(fā)器的初態(tài)為0。QYABY解：3．已知電路及各輸入端波形以以下列圖所示，畫出Q端的電壓波形。假設(shè)初態(tài)Q=0。解：時序邏輯電路1．以下列圖電路，假設(shè)兩個觸發(fā)器的初始狀態(tài)均為0態(tài)，依照輸入的波形畫出輸出波形。D0Q0解：1、D1Q1（3分）Q0n1D0Q0CpQ1n1D1Q1Q0波形圖畫出以下列圖同步時序電路的Q0、Q1端的時序圖，初始時辰Q0、Q1均為低電平。解：Q0n1(Q0n)'Q1n1Q0nQ1n已知電路以下列圖，試解析電路的功能寫出各觸發(fā)器驅(qū)動方程和狀態(tài)方程畫狀態(tài)圖說出該電路的功能解：（１）Ｊ1＝Ｋ１＝１nＱ２nnＱn+1n+1n+1Ｊ２＝Ｋ２＝Ｑ１nＱ3Ｑ１3Ｑ2Ｑ１０００００１Ｊ３＝Ｑ１nＱ２nＫ３＝１００１０１００１００１１Ｑ１n+1=０１１１００１０００００Ｑ2n+1=Ｑ１n⊕Ｑ２n１０１０１０１１００１０Ｑ3n+1=１１１０００（２）狀態(tài)圖：（3）該電路為同步五進(jìn)制加法計數(shù)器，擁有自啟動功能。4．以下列圖電路，CLK為時鐘脈沖，Y為輸出，請寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出狀態(tài)變換圖，判斷電路可否自啟動。解：（10分）已知電路以下列圖，試解析電路的功能寫出各觸發(fā)器驅(qū)動方程和狀態(tài)方程畫出狀態(tài)圖說出該電路的功能（1）Ｊ1＝Ｋ１＝１Ｊ２＝Ｋ２＝Ｑ１nＪ３＝Ｑ１nＱ２nＫ３＝１Ｑ１n+1=n+1nnＱ2=Ｑ１⊕Ｑ２n+1Ｑ3=(共3分)（２）列狀態(tài)表、狀態(tài)圖：（3分）nＱ２nＱ１nＱ3Ｑ3n+1Ｑ2n+1Ｑ１n+1０００００１００１０１００１００１１０１１１００１０００００１０１０１０１１００１０１１１０００功能表:

（3）該電路為同步五進(jìn)制加法計數(shù)器，擁有自啟動功能。解析以下列圖的計數(shù)器電路，畫出電路的狀態(tài)變換圖，說明這是多少進(jìn)制的計數(shù)器。十進(jìn)制計數(shù)器74160的功能如附表所示。74160的解：電路采用同步置數(shù)法，其狀態(tài)變換圖為：電路是七進(jìn)制計數(shù)器解析以下列圖所示時序電路1）寫出各觸發(fā)器的驅(qū)動方程2）寫出各觸發(fā)器的狀態(tài)方程

工作狀態(tài)×0×××置零↑10××預(yù)置數(shù)×1101保持×11×0保持(但C=0)↑1111計數(shù)3）畫出狀態(tài)變換表和狀態(tài)變換圖（初始狀態(tài)Q3Q2Q1=000）4）說明其功能。解:（1）各觸發(fā)器的驅(qū)動方程（3分）J1=Q2Q3J2=Q1J3=Q2Q1K1=1K2=Q1Q3=Q+QK3=Q213各觸發(fā)器的狀態(tài)方程（3分）(3)畫出狀態(tài)變換表、狀態(tài)變換圖（2分）Q3Q2Q1Qn+1Q2n+1n+13Q10000000011110101001000100111101110110004該計數(shù)器是擁有自啟動能力的模計數(shù)器。100101001

010011101110（2分）(4)功能：為七進(jìn)制加法計數(shù)器，能自啟動。110000111000解析圖中的電路，說明它是多少進(jìn)制計數(shù)器？并回答：若將圖中與非門改接至Rd端，而令LD=1，電路變?yōu)閹走M(jìn)制？（4分）74LS161的功能表:解:當(dāng)計數(shù)器×0×××從0000↑10××計數(shù)至×1101×11×01001時↑1111

G的輸出工作狀態(tài)置零預(yù)置數(shù)保持保持(但C=0)計數(shù)產(chǎn)生置數(shù)信號，在CP脈沖的作用下，置成0000，所以該計數(shù)器為十進(jìn)制計數(shù)器。（2分）若將圖中與非門G的輸出改接至Rd端，而令LD=1，電路在第九個CP脈沖的作用下清零，變?yōu)榫胚M(jìn)制。（2分）74161組成的電路以下列圖，解析電路，并回答以下問題：（1）畫出電路的狀態(tài)變換表和狀態(tài)變換圖（Q3Q2Q1Q0）；（2）說出電路的功能。（74161的功能見表）。解：（1）狀態(tài)變換表：（3分）Qn3Qn2Qn1Qn0Qn+13Qn+12Qn+11Qn+10000000010001001000100011001101000100010101010110011001110111100010001001100110101010101110110000狀態(tài)變換圖：Q3Q2Q1Q0000000001001010101101100100011011010（2）功能：11進(jìn)制計數(shù)器。從0000開始計數(shù)，當(dāng)Q3Q2Q1Q0為1011時，經(jīng)過與非門異步清零，完成一個計數(shù)周期。（2分）10．解析以下列圖由邊沿JK觸發(fā)器組成的時序邏輯電路，寫出電路的驅(qū)動方程、狀態(tài)方程，輸出方程，畫出狀態(tài)變換圖。（7分）解：驅(qū)動方程（2分）：J1=K1=1J2=K2=Q1狀態(tài)方程（2分）：Qn1nnn1J1Q1K1Q1Q1輸出方程（1分）：zQ1?Q2狀態(tài)變換圖（2分）Q2Q100110110如圖所示電路，CLK為時鐘脈沖，Y為輸出，請寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，列出狀態(tài)變換表，畫出狀態(tài)變換圖，說明電路的功能，判斷電路可否自啟動。解：①寫方程組：驅(qū)動方程：狀態(tài)方程：將驅(qū)動方程代入Qn1JQnKQnJK觸發(fā)器的特點方程中，獲得電路的狀態(tài)方程:n1nQ1J1Q1同步時序電路，時鐘方程省去。Q2n1J2Q2n輸出方程：YQ2nQ3nQ3n1J3Q3n

nK1Q1nK2Q2nK3Q3

Q2nQ3nQ1nQ1nQ2nQ1nQ3nQ2nQ1nQ2nQ3nQ2nQ3n②畫狀態(tài)變換圖③說明電路功能這是一個同步七進(jìn)制加法計數(shù)器，能自啟動。集成計數(shù)器CT74161組成的計數(shù)器電路以以下列圖所示，請回答：（1）它的模值是多少？（2）畫出它的狀態(tài)變換圖。解：（1）模值為10，2)狀態(tài)圖：74LS161是同步4位二進(jìn)制加法計數(shù)器，其邏輯功能表以下，試解析以下電路是幾進(jìn)制計數(shù)器，并畫出其狀態(tài)圖。74LS161邏輯功能表PTCPQ3Q2Q1Q0CTCT0××××0000&QQQCO74LS161CPCPCRLDCTPCTTD3D2D1D0“““10×××D3D2D1D0解：1）．當(dāng)74LS161從0000開始序次計110××Q3Q2Q1Q011×0Q3Q2Q1Q01111加法計數(shù)

數(shù)到1010時，與非門輸出“0”，清零信號到來，異步清零。（2分）2）．該電路組成同步十進(jìn)制加法計數(shù)器。3）．狀態(tài)圖000100023001401000114解析以下列圖電路圖，寫出輸出方程，驅(qū)動方程，求出狀態(tài)方程，畫出圖1015所示時序電路中Q和Z的波形圖。10100011011010解：1009876邏輯電路以下列圖，1.寫出時鐘方程，2.寫出驅(qū)動方程，3.求解狀態(tài)方程，4.列寫狀態(tài)表，5.已知C脈沖波形，畫出輸出Q0，Q1的波形，判斷該計數(shù)器是加法還是減法？是異步還是同步？（設(shè)Q0，Q1的初始狀態(tài)均為“00”）。解：1．CP=C，（下降沿觸發(fā)）n（下降沿觸發(fā)）CP=Q0102．J0Q0n,K01,J1K11n1n3.Q0（外加觸發(fā)沿的下降沿觸發(fā)）Q0n1n(Q0從到時觸發(fā)翻轉(zhuǎn)）Q1Q110狀態(tài)表波形圖功能：4位二進(jìn)制異步加法計數(shù)器六、設(shè)計題

CQ1Q0C000101Q0210311400Q15011．設(shè)計用3個開關(guān)控制一個電燈的邏輯電路，要求改變?nèi)魏我粋€開關(guān)的狀態(tài)都能控制電燈由亮變滅也許由滅變亮。要求用數(shù)據(jù)選擇器來實現(xiàn)（用四選一數(shù)據(jù)選擇器或八選一數(shù)據(jù)選擇器）。解：以A、B、C表示三個開關(guān)，0和1表示開關(guān)的兩個狀態(tài)。Y表示燈的狀態(tài)，1表示亮，0表示滅。則依照題意得Y與A、B、C之間邏輯關(guān)系的真值表：ABCY00000011010101101001101011001111采用4選1數(shù)據(jù)選擇器，已知4選1數(shù)據(jù)選擇器輸出的邏輯式可寫為：令數(shù)據(jù)選擇器的輸入為A1A、A0B、D0D3C、D1D2C，則數(shù)據(jù)選擇器的輸出即為要求獲得的函數(shù)。2．設(shè)計一個檢測電路，檢測四位二進(jìn)制碼中1的個數(shù)可否為偶數(shù)，若偶數(shù)個為1，則輸出1，否則輸出0。要求用八選一數(shù)據(jù)選擇器74LS151實現(xiàn)（其中A2～A0為選擇控制端（地址端），8個輸入數(shù)據(jù)D0～D7，輸出端Y，E為使能端，低電平有效。）解：(1)用A、B、C、D代表輸入的四個二進(jìn)制碼，F(xiàn)為輸出變量，依題意可得真值表：依照真值表寫出邏輯函數(shù)式：將上式與八選一數(shù)據(jù)選擇器的邏輯式：比較，可令數(shù)據(jù)選擇器輸入：A2A,A1B,A0C,D0=D3=D5=D6=D,D1D2D4D7D,則數(shù)據(jù)選擇器輸出即為F3.試設(shè)計一個檢測電路。該電路的輸入是一位8421BCD碼。當(dāng)輸入的8421BCD碼所對應(yīng)的十進(jìn)制數(shù)符能被5整除時，輸出為1，否則輸出為0。用與非門實現(xiàn)之。解：1.由題意列出真值表：ABCDY00001000100010000110010000101101100011101000010010卡諾圖化簡：邏輯表達(dá)式為：YABCDBCDABCD?BCD邏輯圖：ABCDY4.某工廠有三臺機(jī)床序號為A、B、C，其功率耗資比率為1：2：4，并分別由兩臺發(fā)電機(jī)X和率是X的3路。

Y供電。發(fā)電機(jī)X的輸出功率與B的功率耗資相同，發(fā)電機(jī)Y的輸出功倍。試用與非門和非門組成一個以最正確供電方式啟、停發(fā)電機(jī)的邏輯電解：設(shè)機(jī)床A、B、C開機(jī)用1表示，停機(jī)用0表示；發(fā)電機(jī)X、Y啟動用1表示，停止用0表示。列真值表以下：ABCXY0000000101010100110110010

化簡并變換得畫邏輯圖：(3分)試用非門和與非門設(shè)計一個兩位二進(jìn)制數(shù)比較電路。設(shè)輸10101入A=AA，B=BB。輸出為A>B、A<B及A=B三種情況且要求輸101011001出低電平有效。11111解：A1A0B1B0F(A>B)F(A<B)F(A=B)00001100001101001010100111010100011010111001101010111101100001110010111010110101110111000111101011111001111111106.試設(shè)計一個8421BCD碼的檢碼電路