FPGA技術小結教案課件

FPGA技術小結教案FPGA技術小結教案FPGA技術小結教案教學目標整理和歸納FPGA的分類原理、FPGA的應用設計方法學;對前述課程的有關FPGA的基本理論和設計流程、設計技術的關鍵點給出整體的綜合的歸納和小結;為順利進入應用設計實驗，奠定基礎。FPGA技術小結教案FPGA技術小結教案FPGA技術小結教案1教學目標

整理和歸納FPGA的分類原理、FPGA的應用設計方法學;

對前述課程的有關FPGA的基本理論和設計流程、設計技術的關鍵點給出整體的綜合的歸納和小結;

為順利進入應用設計實驗，奠定基礎。教學目標整理和歸納FPGA的分類原理2主要內容FPGA分類原理的小結FPGA應用設計方法的小結國內外FPGA專業(yè)網站的名稱、有關專業(yè)書籍FPGA應用設計實驗附錄:實驗題目主要內容FPGA分類原理的小結3FPGA分類原理的小結不同編程原理的分類特征不同規(guī)模的分類特征系統(tǒng)級平臺FPGA器件的主要特征FPGA分類原理的小結不同編程原理的分類特征4三類主流FPGA的比較表

功能名稱編程開關相對功耗可編程的靈活性系統(tǒng)時延系統(tǒng)資源的利用率SRAMFPGASRAM揮發(fā)性

小大不可預測相對高FLASH（EEPROM）CPLDFLASH非揮發(fā)性

大最小可預測不高反熔絲FPGA無源開關一次性

最小最大不可預測最高100%三類主流FPGA的比較表功能編程開關相5目前FPGA的發(fā)展方向大規(guī)模系統(tǒng)級低電壓綠色器件專用功能器件模擬/數字混合FPGA局部重構、自重構、動態(tài)重構器件自重構自適應器件目前FPGA的發(fā)展方向大規(guī)模系統(tǒng)級6FPGA應用設計方法的小結設計流程應用設計的基本點設計流程的關鍵點綜合概念與設計技巧FPGA應用設計方法的小結設計流程7設計流程設計輸入設計實現設計下載前后仿真器件設計流程設計輸入設計實現設計下載器件8應用設計的基本點EDA工具IP及元件庫資源目標下載板（硬件實驗目標）應用設計的基本點EDA工具9設計流程的關鍵點設計輸入設計實現設計仿真設計下載設計流程的關鍵點設計輸入10綜合概念與設計技巧

邏輯資源優(yōu)化綜合的概念

根據約束條件的電路構成優(yōu)化

器件的選擇原則

流水線技術

低功耗設計原則

組合門控的影響綜合概念與設計技巧11國內外FPGA專業(yè)網站的名稱、有關專業(yè)書籍/xlnx/xweb/xil_publications_display.jspcategory=Publications/FPGA+Device+Families/Spartan-3/html/bbs.html<FPGA設計及應用>西安電子科大出版社褚振勇等編國內外FPGA專業(yè)網站的名稱、有關專業(yè)書籍http://w12FPGA應用設計實驗實驗題目實驗一隨機數發(fā)生器的原理分析與設計實現實驗二四位乘法器的設計，要求用兩種不同的電路實現．實驗的安排實驗報告需要注意的要點FPGA應用設計實驗實驗題目13附錄課堂教學提問：FPGA的主要三種分類，試列其主要特征？分別分析比較三類FPGA在編程靈活性、資源利用率、時延特性方面的優(yōu)劣和原因現代大規(guī)模的FPGA中，其DLL、BMEM、PIO等特征說明試述你知道的設計輸入方法，主流的檔案格式是？試述設計實現的參數指引和條件約束為何功能仿真正確的電路，在設計實現后的時延仿真時，可能出現邏輯錯誤，分析主要原因，羅列解決方法。附錄課堂教學提問：14不同編程原理的分類特征

SRAMFPGA

FLASH（EEPROM）CPLD

反熔絲FPGA

返回不同編程原理的分類特征SRAMFPGA返回15SRAMFPGA特征：揮發(fā)性的MEM

工作時一般外接PROM

系統(tǒng)時延不可預測結構圖SRAM開關圖返回SRAMFPGA特征：揮發(fā)性的MEM返回16SRAMFPGA結構圖返回SRAMFPGA結構圖返回17SRAM開關圖返回SRAM開關圖返回18FLASH（EEPROM）CPLD特征：非揮發(fā)MEM

工作時不需外接配置系統(tǒng)時延可預測結構圖MACROCELL圖返回FLASH（EEPROM）CPLD特征：非揮發(fā)MEM19FLASH（EEPROM）CPLD結構圖返回FLASH（EEPROM）CPLD結構圖返回20MACROCELL圖返回MACROCELL圖返回21反熔絲FPGA特征：無源開關（一次性可編程）工作時不需外接配置系統(tǒng)時延不可預測功耗相對低

結構圖反熔絲圖返回反熔絲FPGA特征：無源開關（一次性可編程）返回22反熔絲FPGA結構圖返回反熔絲FPGA結構圖返回23反熔絲圖返回反熔絲圖返回24不同規(guī)模的分類特征小規(guī)模FPGA（低價格、特色化專門應用、低功耗）大規(guī)模FPGA（專用功能模塊、低功耗、IP庫、DSP庫）系統(tǒng)級平臺FPGA（內置CPU核、總線結構、軟硬件協同設計）返回不同規(guī)模的分類特征小規(guī)模FPGA（低價格、特色化專門應用、25系統(tǒng)級平臺FPGA器件的主要特征（1）功能模塊DLL模塊BRAM

PIOBANK內部CPUDSPIP模塊（2）低電壓低功耗綠色器件（3）PSOC系統(tǒng)軟硬件協同設計CPU核總線結構返回系統(tǒng)級平臺FPGA器件的主要特征（1）功能模塊返回26軟硬件協同設計返回Compiler/Linker(Simulator)CCode

DebuggerData2BlockRAMBitstreamStandardEmbeddedSWDevelopmentFlowStandardFPGAHWDevelopmentFlowSynthesizerPlace&RouteSimulator

VHDL/VerilogMicroBlazecodeinSpartan-3on-chipmemory??DownloadtoFPGAObjectCodeEmbedded

DevelopmentKit軟硬件協同設計返回Compiler/Linker(Simul27DLL模塊返回CLKINCLKOUTProgrammableDelayLineControlLogicCLKFBClockDistributionCLKINCLKOUTProgrammableOscillatorControlLogicCLKFBClockDistributionCLKINDLL模塊返回CLKINCLKOUTProgrammable28BRAM返回BlockRAMSpartan-3TrueDual-PortBlockRAMPortAPortBBRAM返回BlockRAMSpartan-3PortA29PIOBANK返回Singleendedanddifferential784single-ended,344differentialpairs622Mb/secLVDS24I/Ostandards,8flexibleI/ObanksPCI32/33and64/33supportEliminatecostlybustransceiversMultiplepackageoptionsVoltages:3.3V,2.5V,1.8V,1.5V,1.2VOnChipDigitallyControlledImpedanceBank2Bank0Bank1Bank5Bank4Bank3Bank7Bank6PIOBANK返回Singleendedanddif30內部CPU返回USBOPBUARTOPBUARTJTAGOPBUSBSystemACEOPBArbiterOPBTimerOPBSDRAMOPBVideoProcessorOPBI2CRS232RS232RS422XilinxSystemACECFSDRAM3x10bitADC3x10bitDACVGAInVGAOutClockGENCompactFlash64MBXilinxMemoryCPUNon-XilinxMixedSignalEmbeddedLogic內部CPU返回USBOPBOPBJTAGOPBUSBSys31DSPIP模塊返回××××++++++ParallelSpeedArea××++++

DQ

SomewhereinbetweenSpeedArea×++DQ

SerialSpeedAreaDSPIP模塊返回××××++++++ParallelSp32CPU核返回32BitRISCSoftProcessorSpeed:68D-MIPSat85MHz(inSpartan-3)102D-MIPSat150MHz(inVirtex-IIPro)$0.02*/DMIPSize: Only1050LogicCells1%ofaXC3S50006%ofaXC3S100060%ofaXC3S50CPU核返回32BitRISCSoftProcess33總線結構對于具有硬核CPU的SOPC類系統(tǒng)級FPGA產品,其中已加有專門的總線結構,用于提高器件在構成SOC系統(tǒng)時的信號傳輸效率和速度,一般而言,隨產品而定義.返回總線結構返回34大規(guī)模系統(tǒng)級返回大規(guī)模系統(tǒng)級返回35低電壓綠色器件AlteraStratix(1.5V)和APEX(1.5V)器件返回低電壓綠色器件AlteraStratix(1.5V)和36專用功能器件專用功能FPGA是指專門設計用于特征用途的產品,一般是小規(guī)模\低成本器件:例如:用于通訊接口類\用于通訊協議的編碼或解碼類\用于數碼相機\數字玩具等用途中的ASIC類產品(直接由FPGA實現硬COPY)返回專用功能器件返回37模擬/數字混合FPGA返回模擬/數字混合FPGA返回38局部重構、自重構、動態(tài)重構器件返回局部重構、自重構、動態(tài)重構器件返回39自重構自適應器件還在探討研究之中,深圳大學EDA技術中心的科研專題主要是在這個領域開展工作.返回自重構自適應器件返回40EDA工具返回SpecificationDesignEntryFunctionalSimulationSynthesisStaticTimingAnalysisTimingConstraintsFloorplanningGateLevelSimulationPlaceandRouteStaticTimingAnalysisDelaySimulationSiliconFloorplanningEDA工具返回SpecificationDesignEnt41IP庫資源返回DSPCORDICDirectDigitalSynthesizerFFTsDAFIRFilterMACFIRFilterLFSR

BitCorrelatorCICFilterCORDICDigitalDownConverterDirectDigitalSynthesizerFFT/IFFT-64,256,1024ptFIRFilterLFSRDSPFunctionsConvolutionalEncoderInterleaver/De-interleaverReedSolomonEncoderReedSolomonDecoderViterbiDecoderForwardErrorCorrectionAccumulatorAdder/SubtractorMultiplyGeneratorMACSine/Cosinelookuptable2’sComplementerMathFunctionsBlockMemoryCAMDistributedMemoryAsynchronousFIFOSynchronousFIFOMemoryFunctionsPCI32/33PCI64/33SPI-3SPI-4.2Lite8b/10bEncoder8b/10bDecoderPCINetworking&CommunicationsMicroBlaze32-BitRISC10/100EthernetMACTimer/Counter,GPIOSPI,I2CUARTJTAGUART16450/16550Processor&PeripheralsIP庫資源返回DSPBitCorrelatorDSPF42目標下載板（硬件實驗目標）返回ControlUSERFUNCTIONILAUSERFUNCTIONUSERFUNCTIONILAILAChipscopeILAMultiLINXPCwithChipScopeMultiLINXCableJTAGConnectionTargetBoardTargetFPGAwithupto15ILAcorespercontrolcoreJTAG目標下載板（硬件實驗目標）返回ControlUSERILAU43設計輸入輸入方法：圖形輸入、VHDL輸入、混合輸入檔案方式：平坦檔案、階層檔案庫的建立和修改返回設計輸入輸入方法：返回44階層檔案返回階層檔案返回45設計實現綜合優(yōu)化布局（邏輯分解）布線（邏輯連接）報告文件返回設計實現綜合優(yōu)化返回46報告文件返回報告文件返回47設計仿真人機交互仿真測試平臺驗證全硬件系統(tǒng)仿真功能仿真

時延仿真返回設計仿真人機交互仿真返回48功能仿真返回功能仿真返回49時延仿真返回時延仿真返回50設計下載PROM上電下載ISP在線電纜下載返回設計下載PROM上電下載返回51PROM上電下載返回VCCO=2.5VVCCAUX=2.5VVCCO=2.5VVCCJ=2.5VVCC=3.3VVCCINT=1.2VCLKD0CEOE/RESETCFCCLKDINDONEINIT_BPROG_B3304.7K4.7KPROM上電下載返回VCCO=2.5V52ISP在線電纜下載返回MultiPROJTAGTargetBoardISP在線電纜下載返回MultiPROJTAGTarget53邏輯資源優(yōu)化所謂邏輯資源的優(yōu)化,概言之:1.將沒有使用到的邏輯在物理實現的過程中去除.2.根據約束條件,對電路實現時的邏輯資源給予優(yōu)化配置.*時延約束*位置約束*結構約束返回邏輯資源優(yōu)化所謂邏輯資源的優(yōu)化,概言之:返回54根據約束條件的電路構成優(yōu)化返回根據約束條件的電路構成優(yōu)化返回55器件的選擇原則從系統(tǒng)設計角度的目標器件選擇原則電磁兼容設計的原則主流芯片原則多片系統(tǒng)原則從器件資源角度的目標器件選擇原則器件的邏輯資源和目標系統(tǒng)的邏輯需求相匹配器件的I/O腳的數目需滿足目標系統(tǒng)的要求系統(tǒng)的時鐘頻率要滿足器件原胞、布線時的時延限制要求返回器件的選擇原則從系統(tǒng)設計角度的目標器件選擇原則返回56流水線技術1流水線技術的概念流水線技術1流水線技術的概念57流水線技術2返回流水線的應用設計流水線技術2返回流水線的應用設計58低功耗設計原則返回系統(tǒng)和算法級低功耗設計技術優(yōu)化操作、優(yōu)化控制、優(yōu)化編碼結構級低功耗設計技術優(yōu)化結構（并行結構、流水線結構）邏輯級低功耗設計技術優(yōu)化邏輯物理級低功耗設計技術優(yōu)化布局布線、優(yōu)化時鐘、優(yōu)化I/O低功耗設計原則返回系統(tǒng)和算法級低功耗設計技術59組合門控的影響返回門控時鐘毛刺產生原理及其避免方法組合門控的影響返回門控時鐘毛刺產生原理及其避免方法60實驗一隨機數發(fā)生器的原理分析與設計實現1．問題說明隨機數發(fā)生器可產生兩個隨機數，由一開關（RIN）進行控制，RIN為1時隨機數發(fā)生器被清除，RIN為0時隨機數發(fā)生器將產生兩個1～6的隨機數。2．實驗要求

(1)根據給出的邏輯電路圖（附在后面）。分析該隨機數發(fā)生器的邏輯功能。

(2)利用圖形輸入在相應的EDA工具上進行設計輸入、功能仿真及設計實現，最后下載進行檢驗。

(3)寫實驗報告。3．電路原理圖

實驗一隨機數發(fā)生器的原理分析與設計實現1．問題說明61電路原理圖1電路原理圖162電路原理圖2電路原理圖263電路原理圖3電路原理圖364電路原理圖4電路原理圖465電路原理圖5電路原理圖566電路原理圖6電路原理圖667電路原理圖7返回電路原理圖7返回68實驗二四位乘法器設計問題說明：每個學生根據自己的對于乘法運算和乘法器設計的理解，進行乘法器電路的設計，并用FPGA實現之。僅要求能夠實現四位BIT的乘法運算，其他不作約束，根據自己的理解和興趣，自由定義。設計實驗要求：1．各自自行定義和設計，互相要有差異化，說明自己的定義特征和設計思想,要求設計兩種不同的電路去實現.2．對于自行設計有特色和原理說明詳細的實驗，即使實現結果有局部錯誤，也給予高分評價。3．要求設計實驗報告內容包括：設計定義說明、電路圖、功能仿真和時序仿真圖、實現后的有關資源利用等REPORT文件內容摘要。返回實驗二四位乘法器設計返回69實驗的安排1.如上實驗是必做實驗,要求圖形輸入和進行原理設計與分析,不允許采用VHDL設計輸入.2.三周內交實驗報告,平時在自己電腦上上機,周四上午(3-4節(jié))和周五晚在實驗室驗證實驗和答疑輔導.返回實驗的安排1.如上實驗是必做實驗,要求圖形輸入和進行原理設計70實驗報告需要注意的要點實驗1要求學會電路分析方法.利用仿真方法,熟悉電路原理,給予解析.實驗2要求學會自己定義和設計電路的方法.必須是由定義到邏輯分析到電路建立,千萬不要著急采用VHDL設計方式去設計.發(fā)現采用VHDL方式作業(yè)者,不給分數.返回實驗報告需要注意的要點實驗1要求學會電路分析方法.利用仿真71謝謝！謝謝！72FPGA技術小結教案FPGA技術小結教案FPGA技術小結教案教學目標整理和歸納FPGA的分類原理、FPGA的應用設計方法學;對前述課程的有關FPGA的基本理論和設計流程、設計技術的關鍵點給出整體的綜合的歸納和小結;為順利進入應用設計實驗，奠定基礎。FPGA技術小結教案FPGA技術小結教案FPGA技術小結教案73教學目標

整理和歸納FPGA的分類原理、FPGA的應用設計方法學;

對前述課程的有關FPGA的基本理論和設計流程、設計技術的關鍵點給出整體的綜合的歸納和小結;

為順利進入應用設計實驗，奠定基礎。教學目標整理和歸納FPGA的分類原理74主要內容FPGA分類原理的小結FPGA應用設計方法的小結國內外FPGA專業(yè)網站的名稱、有關專業(yè)書籍FPGA應用設計實驗附錄:實驗題目主要內容FPGA分類原理的小結75FPGA分類原理的小結不同編程原理的分類特征不同規(guī)模的分類特征系統(tǒng)級平臺FPGA器件的主要特征FPGA分類原理的小結不同編程原理的分類特征76三類主流FPGA的比較表

功能名稱編程開關相對功耗可編程的靈活性系統(tǒng)時延系統(tǒng)資源的利用率SRAMFPGASRAM揮發(fā)性

小大不可預測相對高FLASH（EEPROM）CPLDFLASH非揮發(fā)性

大最小可預測不高反熔絲FPGA無源開關一次性

最小最大不可預測最高100%三類主流FPGA的比較表功能編程開關相77目前FPGA的發(fā)展方向大規(guī)模系統(tǒng)級低電壓綠色器件專用功能器件模擬/數字混合FPGA局部重構、自重構、動態(tài)重構器件自重構自適應器件目前FPGA的發(fā)展方向大規(guī)模系統(tǒng)級78FPGA應用設計方法的小結設計流程應用設計的基本點設計流程的關鍵點綜合概念與設計技巧FPGA應用設計方法的小結設計流程79設計流程設計輸入設計實現設計下載前后仿真器件設計流程設計輸入設計實現設計下載器件80應用設計的基本點EDA工具IP及元件庫資源目標下載板（硬件實驗目標）應用設計的基本點EDA工具81設計流程的關鍵點設計輸入設計實現設計仿真設計下載設計流程的關鍵點設計輸入82綜合概念與設計技巧

邏輯資源優(yōu)化綜合的概念

根據約束條件的電路構成優(yōu)化

器件的選擇原則

流水線技術

低功耗設計原則

組合門控的影響綜合概念與設計技巧83國內外FPGA專業(yè)網站的名稱、有關專業(yè)書籍/xlnx/xweb/xil_publications_display.jspcategory=Publications/FPGA+Device+Families/Spartan-3/html/bbs.html<FPGA設計及應用>西安電子科大出版社褚振勇等編國內外FPGA專業(yè)網站的名稱、有關專業(yè)書籍http://w84FPGA應用設計實驗實驗題目實驗一隨機數發(fā)生器的原理分析與設計實現實驗二四位乘法器的設計，要求用兩種不同的電路實現．實驗的安排實驗報告需要注意的要點FPGA應用設計實驗實驗題目85附錄課堂教學提問：FPGA的主要三種分類，試列其主要特征？分別分析比較三類FPGA在編程靈活性、資源利用率、時延特性方面的優(yōu)劣和原因現代大規(guī)模的FPGA中，其DLL、BMEM、PIO等特征說明試述你知道的設計輸入方法，主流的檔案格式是？試述設計實現的參數指引和條件約束為何功能仿真正確的電路，在設計實現后的時延仿真時，可能出現邏輯錯誤，分析主要原因，羅列解決方法。附錄課堂教學提問：86不同編程原理的分類特征

SRAMFPGA

FLASH（EEPROM）CPLD

反熔絲FPGA

返回不同編程原理的分類特征SRAMFPGA返回87SRAMFPGA特征：揮發(fā)性的MEM

工作時一般外接PROM

系統(tǒng)時延不可預測結構圖SRAM開關圖返回SRAMFPGA特征：揮發(fā)性的MEM返回88SRAMFPGA結構圖返回SRAMFPGA結構圖返回89SRAM開關圖返回SRAM開關圖返回90FLASH（EEPROM）CPLD特征：非揮發(fā)MEM

工作時不需外接配置系統(tǒng)時延可預測結構圖MACROCELL圖返回FLASH（EEPROM）CPLD特征：非揮發(fā)MEM91FLASH（EEPROM）CPLD結構圖返回FLASH（EEPROM）CPLD結構圖返回92MACROCELL圖返回MACROCELL圖返回93反熔絲FPGA特征：無源開關（一次性可編程）工作時不需外接配置系統(tǒng)時延不可預測功耗相對低

結構圖反熔絲圖返回反熔絲FPGA特征：無源開關（一次性可編程）返回94反熔絲FPGA結構圖返回反熔絲FPGA結構圖返回95反熔絲圖返回反熔絲圖返回96不同規(guī)模的分類特征小規(guī)模FPGA（低價格、特色化專門應用、低功耗）大規(guī)模FPGA（專用功能模塊、低功耗、IP庫、DSP庫）系統(tǒng)級平臺FPGA（內置CPU核、總線結構、軟硬件協同設計）返回不同規(guī)模的分類特征小規(guī)模FPGA（低價格、特色化專門應用、97系統(tǒng)級平臺FPGA器件的主要特征（1）功能模塊DLL模塊BRAM

PIOBANK內部CPUDSPIP模塊（2）低電壓低功耗綠色器件（3）PSOC系統(tǒng)軟硬件協同設計CPU核總線結構返回系統(tǒng)級平臺FPGA器件的主要特征（1）功能模塊返回98軟硬件協同設計返回Compiler/Linker(Simulator)CCode

DebuggerData2BlockRAMBitstreamStandardEmbeddedSWDevelopmentFlowStandardFPGAHWDevelopmentFlowSynthesizerPlace&RouteSimulator

VHDL/VerilogMicroBlazecodeinSpartan-3on-chipmemory??DownloadtoFPGAObjectCodeEmbedded

DevelopmentKit軟硬件協同設計返回Compiler/Linker(Simul99DLL模塊返回CLKINCLKOUTProgrammableDelayLineControlLogicCLKFBClockDistributionCLKINCLKOUTProgrammableOscillatorControlLogicCLKFBClockDistributionCLKINDLL模塊返回CLKINCLKOUTProgrammable100BRAM返回BlockRAMSpartan-3TrueDual-PortBlockRAMPortAPortBBRAM返回BlockRAMSpartan-3PortA101PIOBANK返回Singleendedanddifferential784single-ended,344differentialpairs622Mb/secLVDS24I/Ostandards,8flexibleI/ObanksPCI32/33and64/33supportEliminatecostlybustransceiversMultiplepackageoptionsVoltages:3.3V,2.5V,1.8V,1.5V,1.2VOnChipDigitallyControlledImpedanceBank2Bank0Bank1Bank5Bank4Bank3Bank7Bank6PIOBANK返回Singleendedanddif102內部CPU返回USBOPBUARTOPBUARTJTAGOPBUSBSystemACEOPBArbiterOPBTimerOPBSDRAMOPBVideoProcessorOPBI2CRS232RS232RS422XilinxSystemACECFSDRAM3x10bitADC3x10bitDACVGAInVGAOutClockGENCompactFlash64MBXilinxMemoryCPUNon-XilinxMixedSignalEmbeddedLogic內部CPU返回USBOPBOPBJTAGOPBUSBSys103DSPIP模塊返回××××++++++ParallelSpeedArea××++++

DQ

SomewhereinbetweenSpeedArea×++DQ

SerialSpeedAreaDSPIP模塊返回××××++++++ParallelSp104CPU核返回32BitRISCSoftProcessorSpeed:68D-MIPSat85MHz(inSpartan-3)102D-MIPSat150MHz(inVirtex-IIPro)$0.02*/DMIPSize: Only1050LogicCells1%ofaXC3S50006%ofaXC3S100060%ofaXC3S50CPU核返回32BitRISCSoftProcess105總線結構對于具有硬核CPU的SOPC類系統(tǒng)級FPGA產品,其中已加有專門的總線結構,用于提高器件在構成SOC系統(tǒng)時的信號傳輸效率和速度,一般而言,隨產品而定義.返回總線結構返回106大規(guī)模系統(tǒng)級返回大規(guī)模系統(tǒng)級返回107低電壓綠色器件AlteraStratix(1.5V)和APEX(1.5V)器件返回低電壓綠色器件AlteraStratix(1.5V)和108專用功能器件專用功能FPGA是指專門設計用于特征用途的產品,一般是小規(guī)模\低成本器件:例如:用于通訊接口類\用于通訊協議的編碼或解碼類\用于數碼相機\數字玩具等用途中的ASIC類產品(直接由FPGA實現硬COPY)返回專用功能器件返回109模擬/數字混合FPGA返回模擬/數字混合FPGA返回110局部重構、自重構、動態(tài)重構器件返回局部重構、自重構、動態(tài)重構器件返回111自重構自適應器件還在探討研究之中,深圳大學EDA技術中心的科研專題主要是在這個領域開展工作.返回自重構自適應器件返回112EDA工具返回SpecificationDesignEntryFunctionalSimulationSynthesisStaticTimingAnalysisTimingConstraintsFloorplanningGateLevelSimulationPlaceandRouteStaticTimingAnalysisDelaySimulationSiliconFloorplanningEDA工具返回SpecificationDesignEnt113IP庫資源返回DSPCORDICDirectDigitalSynthesizerFFTsDAFIRFilterMACFIRFilterLFSR

BitCorrelatorCICFilterCORDICDigitalDownConverterDirectDigitalSynthesizerFFT/IFFT-64,256,1024ptFIRFilterLFSRDSPFunctionsConvolutionalEncoderInterleaver/De-interleaverReedSolomonEncoderReedSolomonDecoderViterbiDecoderForwardErrorCorrectionAccumulatorAdder/SubtractorMultiplyGeneratorMACSine/Cosinelookuptable2’sComplementerMathFunctionsBlockMemoryCAMDistributedMemoryAsynchronousFIFOSynchronousFIFOMemoryFunctionsPCI32/33PCI64/33SPI-3SPI-4.2Lite8b/10bEncoder8b/10bDecoderPCINetworking&CommunicationsMicroBlaze32-BitRISC10/100EthernetMACTimer/Counter,GPIOSPI,I2CUARTJTAGUART16450/16550Processor&PeripheralsIP庫資源返回DSPBitCorrelatorDSPF114目標下載板（硬件實驗目標）返回ControlUSERFUNCTIONILAUSERFUNCTIONUSERFUNCTIONILAILAChipscopeILAMultiLINXPCwithChipScopeMultiLINXCableJTAGConnectionTargetBoardTargetFPGAwithupto15ILAcorespercontrolcoreJTAG目標下載板（硬件實驗目標）返回ControlUSERILAU115設計輸入輸入方法：圖形輸入、VHDL輸入、混合輸入檔案方式：平坦檔案、階層檔案庫的建立和修改返回設計輸入輸入方法：返回116階層檔案返回階層檔案返回117設計實現綜合優(yōu)化布局（邏輯分解）布線（邏輯連接）報告文件返回設計實現綜合優(yōu)化返回118報告文件返回報告文件返回119設計仿真人機交互仿真測試平臺驗證全硬件系統(tǒng)仿真功能仿真

時延仿真返回設計仿真人機交互仿真返回120功能仿真返回功能仿真返回121時延仿真返回時延仿真返回122設計下載PROM上電下載ISP在線電纜下載返回設計下載PROM上電下載返回123PROM上電下載返回VCCO=2.5VVCCAUX=2.5VVCCO=2.5VVCCJ=2.5VVCC=3.3VVCCINT=1.2VCLKD0CEOE/RESETCFCCLKDINDONEINIT_BPROG_B3304.7K4.7KPROM上電下載返回VCCO=2.5V124ISP在線電纜下載返回Mult