主板第一周天學(xué)習(xí)教案課件

會(huì)計(jì)學(xué)1主板第一周天會(huì)計(jì)學(xué)1主板第一周天FSB前端系統(tǒng)總線(xiàn)IntelFSB外頻，它指的是CPU和主板之間同步運(yùn)行的速度，是建立在數(shù)字脈沖信號(hào)震蕩速度基礎(chǔ)之上的，也就是說(shuō)，100MHz外頻特指數(shù)字脈沖信號(hào)每秒鐘發(fā)生一萬(wàn)萬(wàn)次的震蕩。說(shuō)到外頻，就必須提到兩個(gè)概念：倍頻與主頻。主頻是CPU的時(shí)鐘頻率，倍頻即主頻與外頻之比的倍數(shù)。主頻/外頻/倍頻，其關(guān)系式為主頻＝外頻×倍頻。

FSB，其全稱(chēng)FrontSideBus，中文名為前端總線(xiàn)。它是將CPU和北橋芯片的連接起來(lái)的總線(xiàn)，電腦的前端總線(xiàn)頻率是由CPU和北橋芯片共同決定的。曾幾何時(shí)，F(xiàn)SB也和外頻混為一談，這是因?yàn)樵谠缙?，尤其是Pentium4出現(xiàn)之前，前端總線(xiàn)與外頻在頻率上是相等的，因此往往直接稱(chēng)前端總線(xiàn)為外頻。隨著技術(shù)的發(fā)展，出現(xiàn)了QDR（四位并發(fā)總線(xiàn)技術(shù)）技術(shù)，它們使得前端總線(xiàn)的頻率成為外頻的兩倍或者是四倍，所有才有了PentiumD820外頻為200MHz，前端總線(xiàn)為800MHz的說(shuō)法它是CPU與主板芯片組的聯(lián)系紐帶?？偩€(xiàn)和主板以相同速度工作，其決定了主機(jī)板的性能。單位為MHZ前端系統(tǒng)總線(xiàn)頻率直接影響到CPU與內(nèi)存直接數(shù)據(jù)交換速度，帶寬計(jì)算公式：數(shù)據(jù)帶寬=前端總線(xiàn)頻率*數(shù)據(jù)位寬/8目前主機(jī)板上的前端總線(xiàn)頻率有400MHZ、533MHZ、800MHZ、1066MHZ、1333MHZ幾種，前端總線(xiàn)頻率越高，CPU與內(nèi)存之間的數(shù)據(jù)傳輸量越大，更能充分發(fā)揮出CPU的性能。INTEL的四位并發(fā)總線(xiàn)技術(shù)可以使系統(tǒng)總線(xiàn)在一個(gè)時(shí)鐘周期內(nèi)傳送4次數(shù)據(jù)。對(duì)于Intel的CPU而言，F(xiàn)SB＝外頻×4第1頁(yè)/共24頁(yè)FSB前端系統(tǒng)總線(xiàn)第1頁(yè)/共24頁(yè)AMDHT總線(xiàn)AMD的K8處理器可說(shuō)是劃時(shí)代的，它把內(nèi)存控制器集成在了CPU里面，進(jìn)一步降低了延遲，而且全面引入了HT（HyperTransport）總線(xiàn)的概念。這是一種高速點(diǎn)對(duì)點(diǎn)總線(xiàn)技術(shù)，在K8平臺(tái)上起到傳輸CPU和主板芯片組之間數(shù)據(jù)的作用。K8和以往的處理器最大的區(qū)別在于：由于CPU已不通過(guò)傳統(tǒng)的前端總線(xiàn)而是直接從內(nèi)存獲得數(shù)據(jù)，在AMD發(fā)布的Athlon64CPU規(guī)格表以及各個(gè)芯片組廠(chǎng)商發(fā)布的芯片組原理圖上，前端總線(xiàn)這個(gè)名詞消失了，取而代之的是HT。它和FSB到底有什么具體的區(qū)別呢？首先，F(xiàn)SB和外頻是密不可分的，外頻提高之后，F(xiàn)SB會(huì)隨之提高，這是不可調(diào)的。但是K8平臺(tái)的超頻就不一樣，當(dāng)提高CPU的外頻時(shí)，往往要將HT的倍數(shù)往下調(diào)！用AM2Athlon643000+來(lái)打個(gè)比方，其默認(rèn)外頻是200MHz，假設(shè)主板支持1000MHz的HT總線(xiàn)，外頻由200MHz超到250MHz時(shí)最好把HT的倍數(shù)從5調(diào)到4，使HT總線(xiàn)仍然保持在1000MHz上，這樣可以提高超頻的成功率第2頁(yè)/共24頁(yè)AMDHT總線(xiàn)第2頁(yè)/共24頁(yè)目前intel處理器主流的前端總線(xiàn)頻率有800MHz、1066MHz、1333MHz幾種，而就在2007年11月，intel再度將處理器的前端總線(xiàn)頻率提升至1600MHz（默認(rèn)外頻400MHz），這比2003年最高的800MHzFSB總線(xiàn)頻率整整提升了一倍。這樣高的前端總線(xiàn)頻率，其帶寬多大呢？前端總線(xiàn)為1333MHz時(shí)，處理器與北橋之間的帶寬為10.67GB/s，而提升到1600MHz能達(dá)到12.8GB/s，增加了20%。雖然intel處理器的前端總線(xiàn)頻率看起來(lái)已經(jīng)很高，但與同時(shí)不斷提升的內(nèi)存頻率、高性能顯卡（特別是雙或多顯卡系統(tǒng)）相比，CPU與芯片組存在的前端總線(xiàn)瓶頸仍未根本改變。例如1333MHz的FSB所提供的內(nèi)存帶寬是1333MHz×64bit/8=10667MB/s=10.67GB/s，與雙通道的DDR2-667內(nèi)存剛好匹配，但如果使用雙通道的DDR2-800、DDR2-1066的內(nèi)存，這時(shí)FSB的帶寬就小于內(nèi)存的帶寬。更不用說(shuō)和未來(lái)的三通道和更高頻率的DDR3內(nèi)存搭配了（Nehalem平臺(tái)三通道DDR3-1333內(nèi)存的帶寬可達(dá)32GB/s）。與AMD的HyperTransport(HT)總線(xiàn)技術(shù)相比，F(xiàn)SB的帶寬瓶頸也很明顯。HT作為AMDCPU上廣為應(yīng)用的一種端到端的總線(xiàn)技術(shù)，它可在內(nèi)存控制器、磁盤(pán)控制器以及PCI-E總線(xiàn)控制器之間提供更高的數(shù)據(jù)傳輸帶寬。HT1.0在雙向32bit模式的總線(xiàn)帶寬為12.8GB/s，其帶寬便可匹敵目前最新的FSB帶寬。2004年AMD推出的HT2.0規(guī)格，最大帶寬又由1.0的12.8GB/s提升到了22.4GB/s。而最新的HT3.0又將工作頻率從HT2.0最高的1.4GHz提高到了2.6GHz，提升幅度幾乎又達(dá)到了一倍。這樣，HT3.0在2.6GHz高頻率32bit高位寬運(yùn)行模式下，即可提供高達(dá)41.6GB/s的總線(xiàn)帶寬（即使在16bit的位寬下也能提供20.8GB/s帶寬），相比FSB優(yōu)勢(shì)明顯，應(yīng)付未來(lái)兩年內(nèi)內(nèi)存、顯卡和處理器的升級(jí)需要也沒(méi)有問(wèn)題。

第3頁(yè)/共24頁(yè)目前intel處理器主流的前端總線(xiàn)頻率有800MHz、106CPU接口信號(hào)FSB主要連接CPU和GMCH之間數(shù)據(jù)通路。CPU的大部分信號(hào)直接與GMCH相連，其中地址線(xiàn)和數(shù)據(jù)線(xiàn)連接到GMCH芯片，VID是CPU輸出到電源控制IC來(lái)選擇CPU內(nèi)核電壓的CPU的控制信號(hào)主要和GMCH、ICH、電源等部件相連接CPU接口信號(hào)是主板維修中經(jīng)常要檢測(cè)的。首先測(cè)試VID是否輸出正常，保證CPU的內(nèi)核工作電壓正常是基本的條件。測(cè)試時(shí)鐘和電源。測(cè)試主要控制信號(hào)：RST#、Clock、Power-Good、A20M、INIT等信號(hào)的跳變和有效電平等情況，接下來(lái)還可以檢測(cè)數(shù)據(jù)和地址信號(hào)。檢測(cè)CPU信號(hào)是為了檢測(cè)GMCH的信號(hào)功能，并不是為了維修CPU本身CPU接口信號(hào)說(shuō)明（參閱教材P67）第4頁(yè)/共24頁(yè)CPU接口信號(hào)第4頁(yè)/共24頁(yè)P(yáng)CI總線(xiàn)的認(rèn)識(shí)PCI總線(xiàn)漸漸地取代了ISA總線(xiàn)。它有許多優(yōu)點(diǎn)，比如即插即用(PlugandPlay)、中斷共享等。在這里我們對(duì)PCI總線(xiàn)做一個(gè)深入的介紹。

從數(shù)據(jù)寬度上看，PCI總線(xiàn)有32bit、64bit之分；從總線(xiàn)速度上分，有33MHz、66MHz兩種。目前流行的是32bit@33MHz，而64bit系統(tǒng)正在普及中。改良的PCI系統(tǒng)，PCI-X，最高可以達(dá)到64bit@133MHz，這樣就可以得到超過(guò)1GB/s的數(shù)據(jù)傳輸速率。如果沒(méi)有特殊說(shuō)明，以下的討論以32bit@33MHz為例。

一、基本概念

不同于ISA總線(xiàn)，PCI總線(xiàn)的地址總線(xiàn)與數(shù)據(jù)總線(xiàn)是分時(shí)復(fù)用的。這樣做的好處是，一方面可以節(jié)省接插件的管腳數(shù)，另一方面便于實(shí)現(xiàn)突發(fā)數(shù)據(jù)傳輸。在做數(shù)據(jù)傳輸時(shí)，由一個(gè)PCI設(shè)備做發(fā)起者(主控，Initiator或Master)，而另一個(gè)PCI設(shè)備做目標(biāo)(從設(shè)備，Target或Slave)?？偩€(xiàn)上的所有時(shí)序的產(chǎn)生與控制，都由Master來(lái)發(fā)起。PCI總線(xiàn)在同一時(shí)刻只能供一對(duì)設(shè)備完成傳輸，這就要求有一個(gè)仲裁機(jī)構(gòu)(Arbiter)，來(lái)決定在誰(shuí)有權(quán)力拿到總線(xiàn)的主控權(quán)。

第5頁(yè)/共24頁(yè)P(yáng)CI總線(xiàn)的認(rèn)識(shí)第5頁(yè)/共24頁(yè)電路圖第6頁(yè)/共24頁(yè)電路圖第6頁(yè)/共24頁(yè)P(yáng)CI引腳定義

PCICOMPLIANTDEVICEAD[31::00]AD[63::32]C/BE[3:0]#C/BE[7:4]#PARFRAME#TRDY#IRDY#STOP#DEVSEL#PERR#SERR#IDSELCLKRST#GNT#REQ#PAR64REQ64#ACK64#LOCK#INTA#INTB#INTD#INTC#TDITCKTMSTRST#TDO必用引腳選用引腳地址和數(shù)據(jù)接口控制出錯(cuò)報(bào)告仲裁(主設(shè)備有效)系統(tǒng)64位擴(kuò)展接口控制中斷JTAG(IEEE1149.1)第7頁(yè)/共24頁(yè)P(yáng)CI引腳定義

PCIAD[31::00]AD[63::32信號(hào)定義：32bitPCI系統(tǒng)的管腳按功能來(lái)分有以下幾類(lèi)：

系統(tǒng)控制：CLK：PCI時(shí)鐘，上升沿有效

RST#：Reset信號(hào)

傳輸控制：FRAME#：標(biāo)志傳輸開(kāi)始與結(jié)束

IRDY#：Master可以傳輸數(shù)據(jù)的標(biāo)志

DEVSEL#：當(dāng)Slave發(fā)現(xiàn)自己被尋址時(shí)置低應(yīng)答

TRDY#：Slave可以轉(zhuǎn)輸數(shù)據(jù)的標(biāo)志

STOP#：Slave主動(dòng)結(jié)束傳輸數(shù)據(jù)的信號(hào)

IDSEL：在即插即用系統(tǒng)啟動(dòng)時(shí)用于選中板卡的信號(hào)

地址與數(shù)據(jù)總線(xiàn)：AD[31::0]：地址/數(shù)據(jù)分時(shí)復(fù)用總線(xiàn)

C/BE#[3::0]：命今/字節(jié)使能信號(hào)

PAR：奇偶校驗(yàn)信號(hào)

仲裁號(hào)：REQ#：Master用來(lái)請(qǐng)求總線(xiàn)使用權(quán)的信號(hào)

GNT#：Arbiter允許Master得到總線(xiàn)使用權(quán)的信號(hào)

錯(cuò)誤報(bào)告：PERR#：數(shù)據(jù)奇偶校驗(yàn)錯(cuò)

SERR#：系統(tǒng)奇偶校驗(yàn)錯(cuò)

第8頁(yè)/共24頁(yè)信號(hào)定義：第8頁(yè)/共24頁(yè)P(yáng)CI測(cè)試治具照片描述PCI測(cè)試治具第9頁(yè)/共24頁(yè)P(yáng)CI測(cè)試治具照片描述PCI測(cè)試治具第9頁(yè)/共24頁(yè)應(yīng)用手冊(cè)

把PCI量測(cè)治具插到PCI插槽上。把萬(wàn)用表功能選到測(cè)二級(jí)管檔。將紅色表筆接在主板的地上。用黑色表筆測(cè)量信號(hào)。

測(cè)量結(jié)果：

（1）如果測(cè)量值很高，說(shuō)明是開(kāi)路

（2）如果測(cè)量值很低，說(shuō)明是短路

（3）如果測(cè)量值是零，說(shuō)明與地短路第10頁(yè)/共24頁(yè)應(yīng)用手冊(cè) 把PCI量測(cè)治具插到PCI插槽上。把萬(wàn)用表功能選到AGP總線(xiàn)的認(rèn)識(shí)AGP（AcceleratedGraphicsPort）加速圖形端口是在PCI圖形接口的基礎(chǔ)上發(fā)展而來(lái)的。隨著3D游戲做得越來(lái)越復(fù)雜，使用了大量的3D特效和紋理，使原來(lái)傳輸速率為133MB/S的PCI總線(xiàn)越來(lái)越不堪重負(fù)，籍此原因擁有高帶寬的AGP才得以浮出水面。這是一種與PCI總線(xiàn)迥然不同的圖形接口，它完全獨(dú)立于PCI總線(xiàn)之外，直接把顯卡與主板控制芯片聯(lián)在一起，使得3D圖形數(shù)據(jù)省略了越過(guò)PCI總線(xiàn)的過(guò)程，從而很好地解決了低帶寬PCI接口造成的系統(tǒng)瓶頸問(wèn)題?？梢哉f(shuō)，AGP代替PCI成為新的圖形端口是技術(shù)發(fā)展的必然1996年7月AGP1.0圖形標(biāo)準(zhǔn)問(wèn)世，分為1X和2X兩種模式，數(shù)據(jù)傳輸帶寬分別達(dá)到了266MB/s和533MB/s。這種圖形接口規(guī)范是在66MHzPCI2.1規(guī)范基礎(chǔ)上經(jīng)過(guò)擴(kuò)充和加強(qiáng)而形成的，其工作頻率為66MHz，工作電壓為3.3v，在一段時(shí)間內(nèi)基本滿(mǎn)足了顯示設(shè)備與系統(tǒng)交換數(shù)據(jù)的需要。

第11頁(yè)/共24頁(yè)AGP總線(xiàn)的認(rèn)識(shí)第11頁(yè)/共24頁(yè)AGP2X顯示卡第12頁(yè)/共24頁(yè)AGP2X顯示卡第12頁(yè)/共24頁(yè)但顯示芯片的發(fā)展實(shí)在是太快了，圖形卡單位時(shí)間內(nèi)所能處理的數(shù)據(jù)呈幾何級(jí)數(shù)成倍增長(zhǎng)，AGP1.0圖形標(biāo)準(zhǔn)越來(lái)越難以滿(mǎn)足技術(shù)的進(jìn)步了，由此AGP2.0便應(yīng)運(yùn)而生了。1998年5月份，AGP2.0規(guī)范正式發(fā)布，工作頻率依然是66MHz，但工作電壓降低到了1.5v，并且增加了4x模式，這樣它的數(shù)據(jù)傳輸帶寬達(dá)到了1066MB/s，數(shù)據(jù)傳輸能力大大地增強(qiáng)了。第13頁(yè)/共24頁(yè)但顯示芯片的發(fā)展實(shí)在是太快了，圖形卡單位時(shí)間內(nèi)所能處理的數(shù)據(jù)AGP8X作為新一代AGP并行接口總線(xiàn)，在數(shù)據(jù)傳輸頻寬上和它的先輩AGP4X一樣都是32bit，但總線(xiàn)速度將達(dá)到史無(wú)前例的66MHz×8=533MHz，在數(shù)據(jù)傳輸帶寬上也會(huì)達(dá)到2.1GB/s的高度，這些都是原來(lái)的AGP并行接口無(wú)法企及的。它的推出正好適應(yīng)了CPU和GPU（圖形工作站的飛速發(fā)展）第14頁(yè)/共24頁(yè)AGP8X作為新一代AGP并行接口總線(xiàn)，在數(shù)據(jù)傳輸頻寬上和AGP標(biāo)準(zhǔn)第15頁(yè)/共24頁(yè)AGP標(biāo)準(zhǔn)第15頁(yè)/共24頁(yè)電路圖第16頁(yè)/共24頁(yè)電路圖第16頁(yè)/共24頁(yè)P(yáng)CI-E總線(xiàn)的認(rèn)識(shí)1.

PCIExpress總線(xiàn)的起源和現(xiàn)狀2001年春季的IDF上Intel正式公布PCIExpress，是取代PCI總線(xiàn)的第三代I\O技術(shù)，也稱(chēng)為3GIO。該總線(xiàn)的規(guī)范由Intel支持的AWG（ArapahoeWorkingGroup）負(fù)責(zé)制定。2002年4月17日，AWG正式宣布3GIO1.0規(guī)范草稿制定完畢，并移交PCI-SIG進(jìn)行審核。開(kāi)始的時(shí)候大家都以為它會(huì)被命名為SerialPCI（受到串行ATA的影響），但最后卻被正式命名為PCIExpress。2006年正式推出Spec2.0（2.0規(guī)范）。PCIExpress總線(xiàn)技術(shù)的演進(jìn)過(guò)程，實(shí)際上是計(jì)算系統(tǒng)I\O接口速率演進(jìn)的過(guò)程。PCI總線(xiàn)是一種33MHz@32bit或者66MHz@64bit的并行總線(xiàn)，總線(xiàn)帶寬為133MB/s到最大533MB/s，連接在PCI總線(xiàn)上的所有設(shè)備共享133MB/s～533MB/s帶寬。這種總線(xiàn)用來(lái)應(yīng)付聲卡、10/100M網(wǎng)卡以及USB1.1等網(wǎng)絡(luò)接口基本不成問(wèn)題。隨著計(jì)算機(jī)和通信技術(shù)的進(jìn)一步發(fā)展，新一代的I\O接口大量涌現(xiàn)，比如千兆（GE）、萬(wàn)兆（10GE）的以太網(wǎng)技術(shù)、4G/8G的FC技術(shù)，使得PCI總線(xiàn)的帶寬已經(jīng)無(wú)力應(yīng)付計(jì)算系統(tǒng)內(nèi)部大量高帶寬并行讀寫(xiě)的要求，PCI總線(xiàn)也成為系統(tǒng)性能提升的瓶頸，于是就出現(xiàn)了PCIExpress總線(xiàn)。PCIExpress總線(xiàn)技術(shù)在當(dāng)今新一代的存儲(chǔ)系統(tǒng)已經(jīng)普遍的應(yīng)用。第17頁(yè)/共24頁(yè)P(yáng)CI-E總線(xiàn)的認(rèn)識(shí)第17頁(yè)/共24頁(yè)P(yáng)CIExpress總線(xiàn)能夠提供極高的帶寬，來(lái)滿(mǎn)足系統(tǒng)的需求。如下表所示：2.

PCIExpress總線(xiàn)的起源和現(xiàn)狀PCI總線(xiàn)的最大優(yōu)點(diǎn)是總線(xiàn)結(jié)構(gòu)簡(jiǎn)單、成本低、設(shè)計(jì)簡(jiǎn)單，但是缺點(diǎn)也比較明顯：1)并行總線(xiàn)無(wú)法連接太多設(shè)備，總線(xiàn)擴(kuò)展性比較差，線(xiàn)間干擾將導(dǎo)致系統(tǒng)無(wú)法正常工作；2)當(dāng)連接多個(gè)設(shè)備時(shí)，總線(xiàn)有效帶寬將大幅降低，傳輸速率變慢；3)為了降低成本和盡可能減少相互間的干擾，需要減少總線(xiàn)帶寬，或者地址總線(xiàn)和數(shù)據(jù)總線(xiàn)采用復(fù)用方式設(shè)計(jì)，這樣降低了帶寬利用率。第18頁(yè)/共24頁(yè)P(yáng)CIExpress總線(xiàn)能夠提供極高的帶寬，來(lái)滿(mǎn)足系統(tǒng)的需電路圖第19頁(yè)/共24頁(yè)電路圖第19頁(yè)/共24頁(yè)照片描述PCI-E測(cè)試治具第20頁(yè)/共24頁(yè)照片描述PCI-E測(cè)試治具第20頁(yè)/共24頁(yè)手冊(cè)第21頁(yè)/共24頁(yè)手冊(cè)第21頁(yè)/共24頁(yè)手冊(cè)

1.2.3.3.第22頁(yè)/共24頁(yè)手冊(cè)

1.2.3.3.第22頁(yè)/共24頁(yè)動(dòng)手測(cè)量PCI、AGP、PCI-E中各信號(hào)的阻值第23頁(yè)/共24頁(yè)動(dòng)手測(cè)量PCI、AGP、PCI-E中各信號(hào)的阻值第23頁(yè)/共會(huì)計(jì)學(xué)25主板第一周天會(huì)計(jì)學(xué)1主板第一周天FSB前端系統(tǒng)總線(xiàn)IntelFSB外頻，它指的是CPU和主板之間同步運(yùn)行的速度，是建立在數(shù)字脈沖信號(hào)震蕩速度基礎(chǔ)之上的，也就是說(shuō)，100MHz外頻特指數(shù)字脈沖信號(hào)每秒鐘發(fā)生一萬(wàn)萬(wàn)次的震蕩。說(shuō)到外頻，就必須提到兩個(gè)概念：倍頻與主頻。主頻是CPU的時(shí)鐘頻率，倍頻即主頻與外頻之比的倍數(shù)。主頻/外頻/倍頻，其關(guān)系式為主頻＝外頻×倍頻。

FSB，其全稱(chēng)FrontSideBus，中文名為前端總線(xiàn)。它是將CPU和北橋芯片的連接起來(lái)的總線(xiàn)，電腦的前端總線(xiàn)頻率是由CPU和北橋芯片共同決定的。曾幾何時(shí)，F(xiàn)SB也和外頻混為一談，這是因?yàn)樵谠缙?，尤其是Pentium4出現(xiàn)之前，前端總線(xiàn)與外頻在頻率上是相等的，因此往往直接稱(chēng)前端總線(xiàn)為外頻。隨著技術(shù)的發(fā)展，出現(xiàn)了QDR（四位并發(fā)總線(xiàn)技術(shù)）技術(shù)，它們使得前端總線(xiàn)的頻率成為外頻的兩倍或者是四倍，所有才有了PentiumD820外頻為200MHz，前端總線(xiàn)為800MHz的說(shuō)法它是CPU與主板芯片組的聯(lián)系紐帶?？偩€(xiàn)和主板以相同速度工作，其決定了主機(jī)板的性能。單位為MHZ前端系統(tǒng)總線(xiàn)頻率直接影響到CPU與內(nèi)存直接數(shù)據(jù)交換速度，帶寬計(jì)算公式：數(shù)據(jù)帶寬=前端總線(xiàn)頻率*數(shù)據(jù)位寬/8目前主機(jī)板上的前端總線(xiàn)頻率有400MHZ、533MHZ、800MHZ、1066MHZ、1333MHZ幾種，前端總線(xiàn)頻率越高，CPU與內(nèi)存之間的數(shù)據(jù)傳輸量越大，更能充分發(fā)揮出CPU的性能。INTEL的四位并發(fā)總線(xiàn)技術(shù)可以使系統(tǒng)總線(xiàn)在一個(gè)時(shí)鐘周期內(nèi)傳送4次數(shù)據(jù)。對(duì)于Intel的CPU而言，F(xiàn)SB＝外頻×4第1頁(yè)/共24頁(yè)FSB前端系統(tǒng)總線(xiàn)第1頁(yè)/共24頁(yè)AMDHT總線(xiàn)AMD的K8處理器可說(shuō)是劃時(shí)代的，它把內(nèi)存控制器集成在了CPU里面，進(jìn)一步降低了延遲，而且全面引入了HT（HyperTransport）總線(xiàn)的概念。這是一種高速點(diǎn)對(duì)點(diǎn)總線(xiàn)技術(shù)，在K8平臺(tái)上起到傳輸CPU和主板芯片組之間數(shù)據(jù)的作用。K8和以往的處理器最大的區(qū)別在于：由于CPU已不通過(guò)傳統(tǒng)的前端總線(xiàn)而是直接從內(nèi)存獲得數(shù)據(jù)，在AMD發(fā)布的Athlon64CPU規(guī)格表以及各個(gè)芯片組廠(chǎng)商發(fā)布的芯片組原理圖上，前端總線(xiàn)這個(gè)名詞消失了，取而代之的是HT。它和FSB到底有什么具體的區(qū)別呢？首先，F(xiàn)SB和外頻是密不可分的，外頻提高之后，F(xiàn)SB會(huì)隨之提高，這是不可調(diào)的。但是K8平臺(tái)的超頻就不一樣，當(dāng)提高CPU的外頻時(shí)，往往要將HT的倍數(shù)往下調(diào)！用AM2Athlon643000+來(lái)打個(gè)比方，其默認(rèn)外頻是200MHz，假設(shè)主板支持1000MHz的HT總線(xiàn)，外頻由200MHz超到250MHz時(shí)最好把HT的倍數(shù)從5調(diào)到4，使HT總線(xiàn)仍然保持在1000MHz上，這樣可以提高超頻的成功率第2頁(yè)/共24頁(yè)AMDHT總線(xiàn)第2頁(yè)/共24頁(yè)目前intel處理器主流的前端總線(xiàn)頻率有800MHz、1066MHz、1333MHz幾種，而就在2007年11月，intel再度將處理器的前端總線(xiàn)頻率提升至1600MHz（默認(rèn)外頻400MHz），這比2003年最高的800MHzFSB總線(xiàn)頻率整整提升了一倍。這樣高的前端總線(xiàn)頻率，其帶寬多大呢？前端總線(xiàn)為1333MHz時(shí)，處理器與北橋之間的帶寬為10.67GB/s，而提升到1600MHz能達(dá)到12.8GB/s，增加了20%。雖然intel處理器的前端總線(xiàn)頻率看起來(lái)已經(jīng)很高，但與同時(shí)不斷提升的內(nèi)存頻率、高性能顯卡（特別是雙或多顯卡系統(tǒng)）相比，CPU與芯片組存在的前端總線(xiàn)瓶頸仍未根本改變。例如1333MHz的FSB所提供的內(nèi)存帶寬是1333MHz×64bit/8=10667MB/s=10.67GB/s，與雙通道的DDR2-667內(nèi)存剛好匹配，但如果使用雙通道的DDR2-800、DDR2-1066的內(nèi)存，這時(shí)FSB的帶寬就小于內(nèi)存的帶寬。更不用說(shuō)和未來(lái)的三通道和更高頻率的DDR3內(nèi)存搭配了（Nehalem平臺(tái)三通道DDR3-1333內(nèi)存的帶寬可達(dá)32GB/s）。與AMD的HyperTransport(HT)總線(xiàn)技術(shù)相比，F(xiàn)SB的帶寬瓶頸也很明顯。HT作為AMDCPU上廣為應(yīng)用的一種端到端的總線(xiàn)技術(shù)，它可在內(nèi)存控制器、磁盤(pán)控制器以及PCI-E總線(xiàn)控制器之間提供更高的數(shù)據(jù)傳輸帶寬。HT1.0在雙向32bit模式的總線(xiàn)帶寬為12.8GB/s，其帶寬便可匹敵目前最新的FSB帶寬。2004年AMD推出的HT2.0規(guī)格，最大帶寬又由1.0的12.8GB/s提升到了22.4GB/s。而最新的HT3.0又將工作頻率從HT2.0最高的1.4GHz提高到了2.6GHz，提升幅度幾乎又達(dá)到了一倍。這樣，HT3.0在2.6GHz高頻率32bit高位寬運(yùn)行模式下，即可提供高達(dá)41.6GB/s的總線(xiàn)帶寬（即使在16bit的位寬下也能提供20.8GB/s帶寬），相比FSB優(yōu)勢(shì)明顯，應(yīng)付未來(lái)兩年內(nèi)內(nèi)存、顯卡和處理器的升級(jí)需要也沒(méi)有問(wèn)題。

第3頁(yè)/共24頁(yè)目前intel處理器主流的前端總線(xiàn)頻率有800MHz、106CPU接口信號(hào)FSB主要連接CPU和GMCH之間數(shù)據(jù)通路。CPU的大部分信號(hào)直接與GMCH相連，其中地址線(xiàn)和數(shù)據(jù)線(xiàn)連接到GMCH芯片，VID是CPU輸出到電源控制IC來(lái)選擇CPU內(nèi)核電壓的CPU的控制信號(hào)主要和GMCH、ICH、電源等部件相連接CPU接口信號(hào)是主板維修中經(jīng)常要檢測(cè)的。首先測(cè)試VID是否輸出正常，保證CPU的內(nèi)核工作電壓正常是基本的條件。測(cè)試時(shí)鐘和電源。測(cè)試主要控制信號(hào)：RST#、Clock、Power-Good、A20M、INIT等信號(hào)的跳變和有效電平等情況，接下來(lái)還可以檢測(cè)數(shù)據(jù)和地址信號(hào)。檢測(cè)CPU信號(hào)是為了檢測(cè)GMCH的信號(hào)功能，并不是為了維修CPU本身CPU接口信號(hào)說(shuō)明（參閱教材P67）第4頁(yè)/共24頁(yè)CPU接口信號(hào)第4頁(yè)/共24頁(yè)P(yáng)CI總線(xiàn)的認(rèn)識(shí)PCI總線(xiàn)漸漸地取代了ISA總線(xiàn)。它有許多優(yōu)點(diǎn)，比如即插即用(PlugandPlay)、中斷共享等。在這里我們對(duì)PCI總線(xiàn)做一個(gè)深入的介紹。

從數(shù)據(jù)寬度上看，PCI總線(xiàn)有32bit、64bit之分；從總線(xiàn)速度上分，有33MHz、66MHz兩種。目前流行的是32bit@33MHz，而64bit系統(tǒng)正在普及中。改良的PCI系統(tǒng)，PCI-X，最高可以達(dá)到64bit@133MHz，這樣就可以得到超過(guò)1GB/s的數(shù)據(jù)傳輸速率。如果沒(méi)有特殊說(shuō)明，以下的討論以32bit@33MHz為例。

一、基本概念

不同于ISA總線(xiàn)，PCI總線(xiàn)的地址總線(xiàn)與數(shù)據(jù)總線(xiàn)是分時(shí)復(fù)用的。這樣做的好處是，一方面可以節(jié)省接插件的管腳數(shù)，另一方面便于實(shí)現(xiàn)突發(fā)數(shù)據(jù)傳輸。在做數(shù)據(jù)傳輸時(shí)，由一個(gè)PCI設(shè)備做發(fā)起者(主控，Initiator或Master)，而另一個(gè)PCI設(shè)備做目標(biāo)(從設(shè)備，Target或Slave)?？偩€(xiàn)上的所有時(shí)序的產(chǎn)生與控制，都由Master來(lái)發(fā)起。PCI總線(xiàn)在同一時(shí)刻只能供一對(duì)設(shè)備完成傳輸，這就要求有一個(gè)仲裁機(jī)構(gòu)(Arbiter)，來(lái)決定在誰(shuí)有權(quán)力拿到總線(xiàn)的主控權(quán)。

第5頁(yè)/共24頁(yè)P(yáng)CI總線(xiàn)的認(rèn)識(shí)第5頁(yè)/共24頁(yè)電路圖第6頁(yè)/共24頁(yè)電路圖第6頁(yè)/共24頁(yè)P(yáng)CI引腳定義

PCICOMPLIANTDEVICEAD[31::00]AD[63::32]C/BE[3:0]#C/BE[7:4]#PARFRAME#TRDY#IRDY#STOP#DEVSEL#PERR#SERR#IDSELCLKRST#GNT#REQ#PAR64REQ64#ACK64#LOCK#INTA#INTB#INTD#INTC#TDITCKTMSTRST#TDO必用引腳選用引腳地址和數(shù)據(jù)接口控制出錯(cuò)報(bào)告仲裁(主設(shè)備有效)系統(tǒng)64位擴(kuò)展接口控制中斷JTAG(IEEE1149.1)第7頁(yè)/共24頁(yè)P(yáng)CI引腳定義

PCIAD[31::00]AD[63::32信號(hào)定義：32bitPCI系統(tǒng)的管腳按功能來(lái)分有以下幾類(lèi)：

系統(tǒng)控制：CLK：PCI時(shí)鐘，上升沿有效

RST#：Reset信號(hào)

傳輸控制：FRAME#：標(biāo)志傳輸開(kāi)始與結(jié)束

IRDY#：Master可以傳輸數(shù)據(jù)的標(biāo)志

DEVSEL#：當(dāng)Slave發(fā)現(xiàn)自己被尋址時(shí)置低應(yīng)答

TRDY#：Slave可以轉(zhuǎn)輸數(shù)據(jù)的標(biāo)志

STOP#：Slave主動(dòng)結(jié)束傳輸數(shù)據(jù)的信號(hào)

IDSEL：在即插即用系統(tǒng)啟動(dòng)時(shí)用于選中板卡的信號(hào)

地址與數(shù)據(jù)總線(xiàn)：AD[31::0]：地址/數(shù)據(jù)分時(shí)復(fù)用總線(xiàn)

C/BE#[3::0]：命今/字節(jié)使能信號(hào)

PAR：奇偶校驗(yàn)信號(hào)

仲裁號(hào)：REQ#：Master用來(lái)請(qǐng)求總線(xiàn)使用權(quán)的信號(hào)

GNT#：Arbiter允許Master得到總線(xiàn)使用權(quán)的信號(hào)

錯(cuò)誤報(bào)告：PERR#：數(shù)據(jù)奇偶校驗(yàn)錯(cuò)

SERR#：系統(tǒng)奇偶校驗(yàn)錯(cuò)

第8頁(yè)/共24頁(yè)信號(hào)定義：第8頁(yè)/共24頁(yè)P(yáng)CI測(cè)試治具照片描述PCI測(cè)試治具第9頁(yè)/共24頁(yè)P(yáng)CI測(cè)試治具照片描述PCI測(cè)試治具第9頁(yè)/共24頁(yè)應(yīng)用手冊(cè)

把PCI量測(cè)治具插到PCI插槽上。把萬(wàn)用表功能選到測(cè)二級(jí)管檔。將紅色表筆接在主板的地上。用黑色表筆測(cè)量信號(hào)。

測(cè)量結(jié)果：

（1）如果測(cè)量值很高，說(shuō)明是開(kāi)路

（2）如果測(cè)量值很低，說(shuō)明是短路

（3）如果測(cè)量值是零，說(shuō)明與地短路第10頁(yè)/共24頁(yè)應(yīng)用手冊(cè) 把PCI量測(cè)治具插到PCI插槽上。把萬(wàn)用表功能選到AGP總線(xiàn)的認(rèn)識(shí)AGP（AcceleratedGraphicsPort）加速圖形端口是在PCI圖形接口的基礎(chǔ)上發(fā)展而來(lái)的。隨著3D游戲做得越來(lái)越復(fù)雜，使用了大量的3D特效和紋理，使原來(lái)傳輸速率為133MB/S的PCI總線(xiàn)越來(lái)越不堪重負(fù)，籍此原因擁有高帶寬的AGP才得以浮出水面。這是一種與PCI總線(xiàn)迥然不同的圖形接口，它完全獨(dú)立于PCI總線(xiàn)之外，直接把顯卡與主板控制芯片聯(lián)在一起，使得3D圖形數(shù)據(jù)省略了越過(guò)PCI總線(xiàn)的過(guò)程，從而很好地解決了低帶寬PCI接口造成的系統(tǒng)瓶頸問(wèn)題?？梢哉f(shuō)，AGP代替PCI成為新的圖形端口是技術(shù)發(fā)展的必然1996年7月AGP1.0圖形標(biāo)準(zhǔn)問(wèn)世，分為1X和2X兩種模式，數(shù)據(jù)傳輸帶寬分別達(dá)到了266MB/s和533MB/s。這種圖形接口規(guī)范是在66MHzPCI2.1規(guī)范基礎(chǔ)上經(jīng)過(guò)擴(kuò)充和加強(qiáng)而形成的，其工作頻率為66MHz，工作電壓為3.3v，在一段時(shí)間內(nèi)基本滿(mǎn)足了顯示設(shè)備與系統(tǒng)交換數(shù)據(jù)的需要。

第11頁(yè)/共24頁(yè)AGP總線(xiàn)的認(rèn)識(shí)第11頁(yè)/共24頁(yè)AGP2X顯示卡第12頁(yè)/共24頁(yè)AGP2X顯示卡第12頁(yè)/共24頁(yè)但顯示芯片的發(fā)展實(shí)在是太快了，圖形卡單位時(shí)間內(nèi)所能處理的數(shù)據(jù)呈幾何級(jí)數(shù)成倍增長(zhǎng)，AGP1.0圖形標(biāo)準(zhǔn)越來(lái)越難以滿(mǎn)足技術(shù)的進(jìn)步了，由此AGP2.0便應(yīng)運(yùn)而生了。1998年5月份，AGP2.0規(guī)范正式發(fā)布，工作頻率依然是66MHz，但工作電壓降低到了1.5v，并且增加了4x模式，這樣它的數(shù)據(jù)傳輸帶寬達(dá)到了1066MB/s，數(shù)據(jù)傳輸能力大大地增強(qiáng)了。第13頁(yè)/共24頁(yè)但顯示芯片的發(fā)展實(shí)在是太快了，圖形卡單位時(shí)間內(nèi)所能處理的數(shù)據(jù)AGP8X作為新一代AGP并行接口總線(xiàn)，在數(shù)據(jù)傳輸頻寬上和它的先輩AGP4X一樣都是32bit，但總線(xiàn)速度將達(dá)到史無(wú)前例的66MHz×8=533MHz，在數(shù)據(jù)傳輸帶寬上也會(huì)達(dá)到2.1GB/s的高度，這些都是原來(lái)的AGP并行接口無(wú)法企及的。它的推出正好適應(yīng)了CPU和GPU（圖形工作站的飛速發(fā)展）第14頁(yè)/共24頁(yè)AGP8X作為新一代A