《模擬IO接口》課件

第十章模擬I/O接口10.0概述10.1DAC及其與MPU的接口10.2ADC及其與MPU的接口1a第十章模擬I/O接口10.0概述1a10.0概述模擬I/O接口是模擬輸入接口/模擬輸出接口的簡稱。模擬輸入接口也即模擬/數(shù)字轉(zhuǎn)換器(ADC,A/D轉(zhuǎn)換器)接口。模擬輸出接口也即數(shù)字/模擬轉(zhuǎn)換器(DAC,D/A轉(zhuǎn)換器)接口。A/D、D/A轉(zhuǎn)換器及其與計算機的接口在計算機測控系統(tǒng)中的重要性a10.0概述模擬I/O接口是模擬輸入接口/模擬模擬I/O接口在計算機測控系統(tǒng)中的應用示例：a模擬I/O接口在計算機測控系統(tǒng)中的應用示例：a10.1DAC及其與MPU的接口D/A轉(zhuǎn)換器原理DAC的基本參數(shù)典型的DAC集成芯片DAC芯片與MPU接口技術4a10.1DAC及其與MPU的接口D/A轉(zhuǎn)換器原理4a10.1.1D/A轉(zhuǎn)換器原理DAC是一種把二進制數(shù)字信號轉(zhuǎn)換成模擬信號(電壓或電流)的電路。DAC按轉(zhuǎn)換原理不同,可分為：權(quán)電阻DACT型電阻DAC倒T型電阻DAC變形權(quán)電阻DAC權(quán)電流DAC電容型DAC……電路結(jié)構(gòu)上均由電壓源、解碼

網(wǎng)絡、運放和數(shù)據(jù)緩沖器組成。解碼網(wǎng)絡各不相同。以T型和倒T型電阻DAC在集

成產(chǎn)品中應用較多。a10.1.1D/A轉(zhuǎn)換器原理DAC是一種把二進制10.1.1D/A轉(zhuǎn)換器原理1.T型電阻解碼網(wǎng)絡DAC結(jié)構(gòu)特點：解碼網(wǎng)絡上方任一節(jié)點A、B、C、D都由三條支路相交而成，而且從任一節(jié)點向三條支路看過去的等效電阻都為2R；從任一開關Si向上看過去的等效電阻都為3R。此特點使得任一開關支路流進某節(jié)點的電流都等分為二，從該節(jié)點的另外兩條支路流出去。a10.1.1D/A轉(zhuǎn)換器原理1.T型電阻解碼網(wǎng)絡DAC結(jié)10.1.1D/A轉(zhuǎn)換器原理T型電阻DAC的轉(zhuǎn)換原理：輸出電流i0與D3～D0位產(chǎn)生的輸出電流分量有如下關系：i0=i03+i02+i01+i00從上述結(jié)構(gòu)特點可直接分析推出：(經(jīng)1次二等分到輸出支路）(經(jīng)2次二等分到輸出支路）(經(jīng)3次二等分到輸出支路）(經(jīng)4次二等分到輸出支路）a10.1.1D/A轉(zhuǎn)換器原理T型電阻DAC的轉(zhuǎn)換原理：輸10.1.1D/A轉(zhuǎn)換器原理所以進一步得到輸出電壓V0:a10.1.1D/A轉(zhuǎn)換器原理所以進一步得到輸出電壓V0:10.1.1D/A轉(zhuǎn)換器原理推廣到一般情況，當輸入數(shù)字量為n位時，則有：當Rf=3R時以上兩式表明:輸出電流i0和輸出電壓V0都與輸入二進制數(shù)

Dn_1Dn_2……D0的大小成正比，可見實現(xiàn)了從

數(shù)字量到模擬量的轉(zhuǎn)換。i0和V0除與輸入數(shù)字量大小成正比外，還與R、

Rf和VR有關，通過調(diào)節(jié)它們可實現(xiàn)零和滿刻度

值調(diào)整。但在集成DAC中主要是調(diào)VR

。a10.1.1D/A轉(zhuǎn)換器原理推廣到一般情況，當輸入數(shù)字量10.1.1D/A轉(zhuǎn)換器原理T型電阻DAC的優(yōu)缺點主要優(yōu)點：D/A轉(zhuǎn)換的結(jié)果Vo只與電阻的比值

有關，而不取決于電阻的絕對值。這為集成單元的制作提供了很大方便。主要缺點：各位數(shù)碼變化引起的電壓變化到達

“運放”輸入端的時間明顯不相同。這樣,在輸入數(shù)字量變化的動態(tài)過程中可能

在輸出端產(chǎn)生很大的尖峰脈沖，從而帶來較大的

動態(tài)誤差，影響DAC的轉(zhuǎn)換精度和轉(zhuǎn)換速度。a10.1.1D/A轉(zhuǎn)換器原理T型電阻DAC的優(yōu)缺點主要優(yōu)10.1.1D/A轉(zhuǎn)換器原理2.倒T型電阻解碼網(wǎng)絡DAC----是對T型電阻解碼網(wǎng)絡DAC的改進a10.1.1D/A轉(zhuǎn)換器原理2.倒T型電阻解碼網(wǎng)絡DAC10.1.1D/A轉(zhuǎn)換器原理結(jié)構(gòu)特點：無論Si接1或接0,對應支路的電流Ii都恒定不變

(或者流入地，或者流入虛地∑)。從右邊向任一節(jié)點(A、B、C、D)看過去，等效電

阻均為R，且兩支路電阻都等于2R?？梢奦R產(chǎn)生的

電流I每經(jīng)一個節(jié)點即平均分流一次。電阻網(wǎng)絡中各支路的電流都直接流入“運放”輸

入端，相互間不存在傳輸時間差，所以轉(zhuǎn)換速

度較快，動態(tài)過程中輸出端的尖峰脈沖較小。a10.1.1D/A轉(zhuǎn)換器原理結(jié)構(gòu)特點：無論Si接1或接010.1.1D/A轉(zhuǎn)換器原理倒T型電阻DAC的轉(zhuǎn)換原理：a10.1.1D/A轉(zhuǎn)換器原理倒T型電阻DAC的轉(zhuǎn)換原理：10.1.1D/A轉(zhuǎn)換器原理推廣到n位轉(zhuǎn)換器，則有：同樣可見:輸出的模擬信號i0和V0與輸入的數(shù)字信號的大

小成正比，從而實現(xiàn)了從數(shù)字量到模擬量的轉(zhuǎn)換。i0和V0除與輸入數(shù)字量大小成正比外，還與R、

Rf和VR有關。實際中常通過調(diào)節(jié)VR（有時還有

Rf）來實現(xiàn)零和滿刻度值調(diào)整。當Rf=R時a10.1.1D/A轉(zhuǎn)換器原理推廣到n位轉(zhuǎn)換器，則有：同樣10.1.2DAC的基本參數(shù)精度參數(shù)速度參數(shù)分辨率a10.1.2DAC的基本參數(shù)精度參數(shù)a1.精度參數(shù)----用于表明D/A轉(zhuǎn)換的精確程度,一般用誤差大小表示。精度特性常以滿量程電壓VFS的百分數(shù)或以最低有效位LSB的分數(shù)形式給出，有時也用二進制位數(shù)的形式給出。如：精度為±0.1%指最大誤差為VFS的±0.1%。n位DAC的精度為±1/2LSB指最大誤差為

±1/2×1/2n×VFS=±1/2n+1VFS。精度為n位指最大誤差為±1/2nVFS。a1.精度參數(shù)----用于表明D/A轉(zhuǎn)換的精確程度,一般用誤10.1.2DAC的基本參數(shù)2.速度參數(shù)----主要是建立時間或轉(zhuǎn)換時間。通常指輸入數(shù)字量為滿刻度值時，從輸入加上到輸出模擬量達到滿刻度值或滿刻度值的某一百分比(如90%)所需的時間。a10.1.2DAC的基本參數(shù)2.速度參數(shù)----主要是建3.分辨率----表示DAC對微小模擬信號的分辨能力，是數(shù)字輸入量的最低有效位(LSB)所對應的模擬值。分辨率通常用二進制位數(shù)表示，對于一個n位DAC，其分辨能力為滿量程V0或I0的1/2n。精度取決于構(gòu)成轉(zhuǎn)換器的各個部件的誤差和穩(wěn)定性，而分辨率則取決于轉(zhuǎn)換器的位數(shù)。精度和分辨率的區(qū)別：a3.分辨率----表示DAC對微小模擬信號的分辨能力，10.1.3典型的DAC集成芯片◆種類繁多,功能、性能各異。◆

DAC芯片分類：片內(nèi)無輸入緩存器的DAC片內(nèi)有單級輸入緩存器的DAC片內(nèi)有雙級輸入緩存器的DAC按片內(nèi)有無

緩存能力并行輸入DAC，串行輸入DAC，串/并輸入DAC，按數(shù)字輸

入方式8位DAC，分辨率高于8位的DAC，按位數(shù)a10.1.3典型的DAC集成芯片◆種類繁多,功能、性能各1.DAC0832——8位R-2RT型電阻解碼網(wǎng)絡芯片，轉(zhuǎn)換結(jié)果以一對差動電流IO1和IO2輸出。10.1.3典型的DAC集成芯片(1)內(nèi)部結(jié)構(gòu)與外部引腳：（MSB）DI7DI6DI0131415164567DQ8位輸入寄存器LE1DQ（LSB）19ILE181712CSWR1WR2XFER＆1＆2＆381211932010VRI02I01RfbAGNDVCCDGNDDDQQ8位DAC寄存器8位D/A轉(zhuǎn)換器Rfb15kΩLE2a1.DAC0832——8位R-2RT型電阻解碼網(wǎng)絡芯片，10.1.3典型的DAC集成芯片(2)應用說明①可工作于雙緩沖方式

這時要有兩級寫操作，為此要提供2個端口地址,譯碼后分別接到CS和XFER端。

雙緩沖工作方式的優(yōu)越性：可轉(zhuǎn)換和接收并行工作,利于提高速度；適于需要多個模擬輸出通道同時改變輸出量的應用場合。a10.1.3典型的DAC集成芯片(2)應用說明①可工作這時應使一級緩存器使直通。通常使第二級DAC寄存器直通,即把WR2和XFER固定接地。單緩沖方式下，數(shù)據(jù)只要一寫入DAC芯片就立即進行數(shù)/模轉(zhuǎn)換,省去一條輸出指令。②可工作于單緩沖方式a這時應使一級緩存器使直通。通常使第二級單緩沖這時得到的電壓V0是單極性,極性與VR相反：Rfb=3R=15KΩVO在0V～之間變化。10.1.3典型的DAC集成芯片③DAC0832直接輸出的信號是模擬電流IO1、IO2,

為得到電壓輸出，應加接一級運放：VCCDB20911121038DAC0832IO1IO2-+∞AVOVRa這時得到的電壓V0是單極性,極性與VR相反：Rfb=3R=1④如要輸出雙極性電壓,應于輸出端引入一個偏移電路。10.1.3典型的DAC集成芯片方法一：在單極性電壓輸出后再增加一級反相比例

求和"運放"作為偏移電路。VCC20911121038DAC0832DBVRIO1IO2-+∞A1VO'R2R2RVO-+∞A2通常有兩種引入方法：a④如要輸出雙極性電壓,應于輸出端引入一個偏10.1.3

運放A2(反相比例求和電路)使A1的輸出電壓Vo’的兩倍與參考電壓VR求和，即:N>80H時VO>0N<80H時VO<0雙極性10.1.3典型的DAC集成芯片N=80H時VO=0(調(diào)零)N=00H時VO=-VR(調(diào)負滿刻度)N=FFH時VO=VR(調(diào)正滿刻度)通過調(diào)節(jié)VR和

電阻值實現(xiàn)a運放A2(反相比例求和電路)使A1的輸出電壓V方法二：在第一級“運放”的求和點∑增加一個偏移電阻RB和一個偏移電壓VB(=-VR)作為偏移電路。10.1.3典型的DAC集成芯片VCCDB20911121038DAC0832IO1IO2-+∞A1VB(=-VR)VOVRRB∑a方法二：在第一級“運放”的求和點∑增加一個偏移電阻10.1.對應于上述雙極性VO的輸入數(shù)碼稱為偏移二進制碼,簡稱偏移碼。相應的雙極性DAC則叫偏移碼雙極性DAC。偏移碼和原碼、補碼、反碼同屬雙極性碼。四者對應關系如下(以3位碼為例):

偏移碼與原碼、補碼、反碼的符號位表示正好相反，并且同一個數(shù)的偏移碼與補碼除了符號位相反外數(shù)值位完全相同。10.1.3典型的DAC集成芯片十進制數(shù)原碼偏移碼補碼反碼符號數(shù)值符號符號符號數(shù)值數(shù)值數(shù)值3210-1-2-3000011111110000000111111000011100100011011111111101010010101000000111101101010010100a對應于上述雙極性VO的輸入數(shù)碼稱為偏移二進制碼,簡稱⑤有了偏移碼雙極性DAC,根據(jù)偏移碼與補碼的關系,很容易實現(xiàn)補碼輸入雙極性DAC。上述有關IO變VO、單極性VO變雙極性VO、偏移碼DAC變補碼DAC的規(guī)律和方法,對其它各種DAC也同樣適用。10.1.3典型的DAC集成芯片如何實現(xiàn)？請思考。a⑤有了偏移碼雙極性DAC,根據(jù)偏移碼與補碼的關上述2.DAC1210(1)內(nèi)部結(jié)構(gòu)與外部引腳：基本結(jié)構(gòu)與DAC0832相似,差別在于它是12位,第一級寄存器分成8位、4位兩個,以適應同8位和16位/32位CPU的連接。10.1.3典型的DAC集成芯片DI11DI4DI3DI0B1/B2CSWR1XFERWR215161718192045678923122122DDDQQQLELELELSB＆＆＆8位輸入寄存器4位輸入寄存器12位

DACD/A寄存器轉(zhuǎn)換器12位MSBVRI02I01RfbVCCAGNDDGNDRfb1014131124312a2.DAC1210(1)內(nèi)部結(jié)構(gòu)與外部引腳：基本結(jié)(2)使用方法與DAC0832差不多，差別主要有兩點：①單緩沖方式工作時(第二級直通),輸出

有尖峰干擾出現(xiàn),故與8位CPU接口時,必

須工作于雙緩沖方式。②兩次寫數(shù)的順序只能是：先寫高8位,后

寫低4位。10.1.3典型的DAC集成芯片——因為兩次寫入都會使4位寄存器內(nèi)容改變，而8位寄存器則不然。為什么？a(2)使用方法與DAC0832差不多，差別主要有兩點：①10.1.4DAC芯片與MPU接口技術基本接口形式有兩種：1.與MPU總線直接相連

----適于內(nèi)部有輸入緩存器且D/A轉(zhuǎn)換器位數(shù)小于等于MPU數(shù)據(jù)總線位數(shù)的DAC芯片。這類接口只需利用地址譯碼電路提供內(nèi)部輸入寄存器的端口選通信號即可。MPUD7D0A9A0IOW地址譯碼+5V（數(shù)字地）DI7DI0CSWR1ILEXFERWR2DGNDDAC0832a10.1.4DAC芯片與MPU接口技術基本接口形式有兩種：10.1.4DAC芯片與MPU接口技術2.通過I/O接口芯片與MPU總線相連----適于內(nèi)部無輸入緩存器或者雖有輸入緩存器但

D/A轉(zhuǎn)換器位數(shù)多于MPU數(shù)據(jù)總線位數(shù)的DAC芯片。(1)內(nèi)部無輸入緩存器的m位DAC與n位MPU(m≤n)的接口這種接口只使用一個m位輸入寄存器(鎖存器)即可。（以8位DAC與8位MPU的接口為例）D7┋D0MPUABCB端口譯碼8位寄存器LE8位DACV0a10.1.4DAC芯片與MPU接口技術2.通過I/O接口(2)m>n時的m位DAC與n位MPU的接口

這時要采用兩級緩沖寄存器。具體接口方法又有兩種(以12位DAC和8位MPU為例):①每級用兩個鎖存器10.1.4DAC芯片與MPU接口技術MPUD7┋D0ABCB端口譯碼D7～D0D3～D0鎖存器（1）鎖存器（3）鎖存器（2）鎖存器（4）或D0～D312位DAC或D4～D11D7┋D0D11┋D8①②③V0a(2)m>n時的m位DAC與n位MPU的接口這②低8位經(jīng)兩級緩存,高4位經(jīng)一級緩存(反之也可)10.1.4DAC芯片與MPU接口技術MPUD7┋D0ABCB端口譯碼D3～D0D7～D0D4鎖存器（1）鎖存器（3）鎖存器（2）選通①②12位DACD7┋D0D8┋D11V0a②低8位經(jīng)兩級緩存,高4位經(jīng)一級緩存(反之也可)10.1.

一般8位以上DAC與8位MPU接口示例(以DAC1210與IBMPC總線的接口為例)(1)接口硬件邏輯:10.1.4DAC芯片與MPU接口技術調(diào)滿度D7D6D0IOWA0A9AEN地址譯碼DI11DI10DI1DI0WR1WR211B1/B2CSXFER

DAC1210VRRfbI01I02+15V50ΩV0-+5G2310kΩ調(diào)零-15V&220H221H222Ha一般8位以上DAC與8位MPU接口示例(以DAC(2)接口驅(qū)動程序假定被轉(zhuǎn)換的12位數(shù)據(jù)已事先存放在BX寄存器的低12位,則完成一次D/A轉(zhuǎn)換輸出的接口驅(qū)動程序如下:START:MOVDX,0220H;DAC基地址送DX寄存器

MOVCL,4SHLBX,CL;BX中12位數(shù)向左對齊

MOVAL,BHOUTDX,AL;寫入高8位

INCDXMOVAL,BLOUTDX,AL;寫入低4位INCDXOUTDX,AL;啟動D/A轉(zhuǎn)換(AL中為任意數(shù)均可）

HALT10.1.4DAC芯片與MPU接口技術a(2)接口驅(qū)動程序假定被轉(zhuǎn)換的12位數(shù)據(jù)已事先存放在10.2ADC及其與MPU的接口A/D轉(zhuǎn)換的四個步驟A/D轉(zhuǎn)換器原理

ADC的性能參數(shù)典型的ADC集成芯片ADC芯片與MPU接口技術37a10.2ADC及其與MPU的接口A/D轉(zhuǎn)換的四個步驟3710.2.1A/D轉(zhuǎn)換的四個步驟采樣→保持→量化→編碼——前兩步在采樣保持電路(S/H)中完成,后兩步在ADC電路中實現(xiàn)。1.采樣和保持采樣--將時間上連續(xù)變化的模擬量轉(zhuǎn)換為時間上斷續(xù)變化的(離散的)模擬量。也叫跟蹤。保持--將采樣得到的模擬量值保持下來,使之等于采樣控制脈沖存在的最后瞬間的采樣值。a10.2.1A/D轉(zhuǎn)換的四個步驟采樣→保持→量化→編碼——10.2.1A/D轉(zhuǎn)換的四個步驟采樣保持電路基本原理圖:通常采用等時間間隔采樣。為使采樣保持得到的輸出

信號在經(jīng)過信號處理后可還原成原來的模擬輸入信號,

要滿足下列條件(采樣定理):fs≥2fimaxfs為采樣頻率,fimax為輸入信號V1的最高次諧波分量VITS(t)VCCn-+∞AvV0a10.2.1A/D轉(zhuǎn)換的四個步驟采樣保持電路基本原理圖:通2.量化和編碼量化--用基本的量化電平q的個數(shù)來表示采樣保持的模擬電壓值。量化實質(zhì)上是把時間上離散而數(shù)值上連續(xù)的模擬量以一定的準確度變?yōu)闀r間上、數(shù)值上都離散的、量級化的等效模擬量。10.2.1A/D轉(zhuǎn)換的四個步驟a2.量化和編碼量化--用基本的量化電平q的個數(shù)來表示采常用量化方法：

量化誤差減小量化誤差的辦法：編碼--把已經(jīng)量化的模擬量值(一定為q的整數(shù)倍)用數(shù)碼表示。只舍不入法四舍五入法——由量化電平的有限性所造成；是原理性誤差,只能減小,無法消除。——根本辦法是取小的量化電平；——在量化電平一定時,采用四舍五入法也有利于減小量化誤差。a常用量化方法：量化誤差減小量化誤差的辦法：編采樣、保持、量化、編碼全過程示意圖：10.2.1A/D轉(zhuǎn)換的四個步驟a采樣、保持、量化、編碼全過程示意圖：10.2.1A/D轉(zhuǎn)換10.2.2A/D轉(zhuǎn)換器原理通常所說的A/D轉(zhuǎn)換器是指將采樣保持后得到的模擬電壓值Vi轉(zhuǎn)換為數(shù)字量的電路。轉(zhuǎn)換過程包括量化和編碼，但實際上這兩步并無明顯分界。a10.2.2A/D轉(zhuǎn)換器原理通常所說的A/D轉(zhuǎn)換1、ADC芯片分類①直接ADC——Vi直接轉(zhuǎn)換成數(shù)碼②間接ADC——Vi→中間變量→數(shù)碼根據(jù)A/D轉(zhuǎn)換原理和特點的不同，ADC可分成兩類：：并行轉(zhuǎn)換式ADC逐次逼近式ADC計數(shù)式ADC常見的有單積分式ADC雙積分式ADCV/F轉(zhuǎn)換式ADC常見的有其中逐次逼近式ADC的轉(zhuǎn)換速度和精度較高，且比較簡單，在集成ADC芯片中應用最多。a1、ADC芯片分類①直接ADC——Vi直接轉(zhuǎn)換成數(shù)碼②間接A2、逐次逼近式ADC原理二分搜索，反饋比較，逐次逼近。（與天平稱重思想相似）原理框圖10.2.2A/D轉(zhuǎn)換器原理基本特點：a2、逐次逼近式ADC原理二分搜索，原理框圖10.2.2A工作過程示意（以三位ADC為例）一般說來，n位ADC轉(zhuǎn)換一個數(shù)需要n+1個時鐘脈沖。若把將轉(zhuǎn)換結(jié)果送入輸出緩沖鎖存器這個節(jié)拍也算在內(nèi)，則需要n+2個時鐘脈沖。10.2.2A/D轉(zhuǎn)換器原理a工作過程示意（以三位ADC為例）一般說來，n位ADC10.2.3ADC的性能參數(shù)與DAC基本參數(shù)相似，也有三類主要參數(shù)。1、分辨率——ADC對Vi微小變化響應能力的度量。它是數(shù)字輸出的最低位(LSB)所對應的模擬輸入電平值，即量化電平q=VFS/2。常用ADC位數(shù)表示。2、轉(zhuǎn)換時間——指完成一次A/D轉(zhuǎn)換所需的時間，即從輸入轉(zhuǎn)換啟動信號開始到轉(zhuǎn)換結(jié)束所經(jīng)歷的時間。轉(zhuǎn)換時間的倒數(shù)稱為轉(zhuǎn)換速率。a10.2.3ADC的性能參數(shù)與DAC基本參數(shù)相似，也有三10.2.3ADC的性能參數(shù)3、精度——實際變換函數(shù)與理想變換函數(shù)的接近程度。通常

用誤差表示。相對精度實質(zhì)上反映的是ADC的線性度好壞。指對于一個給定的數(shù)字量輸出，其實際上輸入的模擬電壓值與理論上應輸入的模擬電壓值之差。絕對精度：相對精度：指在整個轉(zhuǎn)換范圍內(nèi)，任一個數(shù)（不是指一個數(shù)）所對應的實際模擬輸入電壓與理論輸入電壓的差。a10.2.3ADC的性能參數(shù)3、精度——實際變換函數(shù)與理想ADC的轉(zhuǎn)換誤差來源

——

數(shù)字誤差，即量化誤差

——模擬誤差，即設備誤差

10.2.3ADC的性能參數(shù)主要由分辨率決定，屬原理性誤差，可通過增加位數(shù)來減小。主要來自比較器、DAC中解碼電阻、基準電壓源和模擬開關等模擬電路的誤差。aADC的轉(zhuǎn)換誤差來源——數(shù)字誤差，即量化誤差10.2.4典型的集成ADC芯片ADC芯片一般都有4種基本信號引線：選用ADC芯片時，除必須考慮其技術要求外，通常還需了解芯片以下兩方面特性：▲數(shù)字輸出方式▲啟動轉(zhuǎn)換的控制方式模擬信號輸入端（單/雙極性）數(shù)字量輸出端（并行或串行）轉(zhuǎn)換啟動信號輸入端轉(zhuǎn)換結(jié)束信號輸出端——是脈沖控制式，還是電平控制式——是否有可控三態(tài)輸出下節(jié)a10.2.4典型的集成ADC芯片ADC芯片一般都有4種基本1.ADC0804——8位逐次逼近式ADC芯片（1）主要性能指標和特性模擬輸入電壓：單極性0～5V；雙極性±5V，±10V單一電源：+5V轉(zhuǎn)換時間:100μs轉(zhuǎn)換精度:±1LSB數(shù)字輸出方式：具有可控三態(tài)輸出緩沖器啟動轉(zhuǎn)換方式：脈沖式芯片工作時鐘：可由CPU提供，也可通過外接電阻、電容在芯片內(nèi)部自行產(chǎn)生。10.2.4典型的集成ADC芯片a1.ADC0804——8位逐次逼近式ADC芯片（1）主要性能（2）引腳功能①模擬輸入引腳Vi(+),Vi(-):模擬信號輸入端，既可單端輸入也

可差動輸入。VR/2:參考電壓輸入端。通常：VR/2＝1/2×[VI(+)-VI(-)]CSRDWRCLKININTRVi(+)Vi(-)AGNDVR/2DGND1234567891020191817161514131211ADC0804VCCCLKRDB0(LSB)DB1DB2DB3DB4DB5DB6DB710.2.4典型的集成ADC芯片a（2）引腳功能①模擬輸入引腳Vi(+),Vi(-):模擬信②數(shù)字接口引腳DB0～DB7:8位數(shù)據(jù)輸出線CLKIN和CLKR:時鐘信號引腳，用于芯片本身產(chǎn)生時鐘時外接電阻和電容。CS、RD、WR和INTR:控制與狀態(tài)信號線芯片本身產(chǎn)生時

鐘的接法fCLK≈1/1.1RCRCLKRADC0804CLKIN194C10.2.4典型的集成ADC芯片a②數(shù)字接口引腳DB0～DB7:8位數(shù)據(jù)輸出線CLKIN和C控制與狀態(tài)信號間的定時關系:10.2.4典型的集成ADC芯片a控制與狀態(tài)信號間的定時關系:10.2.4典型的集成ADC（3）使用方法①轉(zhuǎn)換器的零點不需調(diào)整，但滿量程電壓值需進行調(diào)整。②滿量程調(diào)整方法：先把輸入電壓VI調(diào)整為比所希望的滿量程電壓

小1.5LSB,即：VMAX,VMIN分別為輸入電壓的最大值、最小值。再調(diào)VR/2端電壓，使輸出數(shù)字量為11111110

到11111111的過渡點。10.2.4典型的集成ADC芯片a（3）使用方法①轉(zhuǎn)換器的零點不需調(diào)整，②滿量程調(diào)整方法：③VR/2端的具體接法與Vi范圍有關：Vi=0～5V時，無需外接基準電壓，內(nèi)部會自動

使該端置為2.5V；Vi=其它范圍時，VR/2端應外接一大小等于

1/2×（VMAX-VMIN)值的基準電壓。④Vi（+）、Vi（-）端的接法：單端輸入時，Vi(-)端接AGND，Vi(+)端接Vi；差動輸入時，Vi(+)端接Vi正極，Vi(-)端接Vi

負極；10.2.4典型的集成ADC芯片a③VR/2端的具體接法與Vi范圍有關：Vi=0～5V時，對雙極性Vi應通過附加電路輸入：總之，無論哪種輸入形式，都應確保加到Vi（+）和Vi（-）間的電壓在0～+5V范圍之內(nèi)，當超出時應先進行衰減。ADC0804雙極性輸入連接法10.2.4典型的集成ADC芯片VCCVi(+)ADC0804Vi(-)Vi±5VRR67205VC（a）VCCVi(+)ADC0804Vi(-)Vi±5V2RR2R67205VC（b）a對雙極性Vi應通過附加電路輸入：總之，無論哪種輸2.ADC0808/0809——不僅包括一個8位逐次逼近型ADC部分,還提供了一個8通道模擬多路開關和通道尋址邏輯,可作為簡單的數(shù)據(jù)采集系統(tǒng)。(1)主要性能指標和特性分辨率:8位總的不可調(diào)誤差:ADC0808為±1/2LSB,ADC0809為±1LSB轉(zhuǎn)換時間:取決于芯片時鐘頻率(一般CLK=500KHz,TCONV=128μS)單一電源:+5V模擬輸入電壓范圍:單極性0～5V；雙極性±5V,±10V(需外加電路)數(shù)字輸出方式：具有可控三態(tài)輸出緩存器啟動轉(zhuǎn)換方式：脈沖式(正脈沖),上升沿使內(nèi)部寄存器清零,下降

沿使A/D轉(zhuǎn)換開始使用時不需進行零點和滿刻度調(diào)節(jié)10.2.4典型的集成ADC芯片a2.ADC0808/0809——不僅包括一個8(2)內(nèi)部結(jié)構(gòu)和外部引腳10.2.4典型的集成ADC芯片CLOCKSTARTIN0IN1???IN7通道選擇開關ADDAADDBADDCALE通道地址鎖存和譯碼比較器A/D定時和控制逐次逼近寄存器（SAR）開關樹型D/AVR(+)VR(-)8位鎖存和三態(tài)門EOCOE（MSB）D7D6???D0（LSB）模擬輸入數(shù)字輸出a(2)內(nèi)部結(jié)構(gòu)和外部引腳10.2.4典型的集成ADC芯(3)工作時序10.2.4典型的集成ADC芯片a(3)工作時序10.2.4典型的集成ADC芯片a(4)使用說明通道選擇與啟動轉(zhuǎn)換既可用兩條寫指令分開控制,

也可合起來用一條寫指令控制。輸入通道的選擇可有兩種方法：通過地址總線選

擇或通過數(shù)據(jù)總線選擇。如以中斷驅(qū)動式作為ADC與CPU間的數(shù)據(jù)傳輸控制

方式,應注意EOC的下降沿相對于啟動信號有一段

延時,防止由它產(chǎn)生虛假中斷請求。為此,最好利

用EOC的上升沿而不是高電平作為中斷觸發(fā)信號。10.2.4典型的集成ADC芯片a(4)使用說明通道選擇與啟動轉(zhuǎn)換既可用兩條寫指令分開控制,3.AD574A——12位逐次逼近式ADC芯片。分AJ、AK、AL、AS、AT、AU六個等級。(1)主要技術指標和特性非線性誤差：±1LSB或±1/2LSB(因等級不同而異)電壓輸入范圍:單極性0～+10V,0～+20V;雙極性±5V,±10V轉(zhuǎn)換時間:35μS供電電源:+5V,±15V啟動轉(zhuǎn)換方式：由多個信號聯(lián)合控制，屬脈沖式輸出方式：具有多路方式的可控三態(tài)輸出緩存器無需外加時鐘內(nèi)含基準電壓源：可外加VR,也可通過VO(R)與Vi(R)相

連而自己提供VR可進行12位或8位轉(zhuǎn)換,12位輸出可一次完成,也可兩次完成

(先高8位,后低4位)10.2.4典型的集成ADC芯片a3.AD574A——12位逐次逼近式ADC芯片。(2)內(nèi)部結(jié)構(gòu)與引腳功能10.2.4典型的集成ADC芯片12/8CSA0R/CCEVCC+5VDGNDVEEVi(20)Vi(10)AGNDBIPOFFVi(R)VO(R)71151114135kΩ5kΩ91210810kΩ控制邏輯電路啟/停數(shù)字片時鐘比較器+-10V基準3kΩ輸出控制復位時鐘留/舍D11D1D027261617A段B段C段三態(tài)輸出緩沖器轉(zhuǎn)換結(jié)束12位逐次逼近寄存器(SAR)AD574A12位模擬片DAC輸出DAC(AD565A)STS28a(2)內(nèi)部結(jié)構(gòu)與引腳功能10.2.4典型的集成ADC芯片單極性接AGND雙極性接VO(R)BIPOFF為雙極性偏移端Vi(10)為0～10V和±5V輸入端Vi(20)為0～20V和±10V輸入端Vi(R)、VO(R)為參考電壓輸入、輸出端12/8為輸出數(shù)據(jù)方式選擇端A0為轉(zhuǎn)換數(shù)據(jù)長度選擇端R/C為讀出/轉(zhuǎn)換選擇端STS為轉(zhuǎn)換狀態(tài)輸出端10.2.4典型的集成ADC芯片a單極性接AGND雙極性接VO(R)BIPOFF為雙極性偏移(3)操作控制與工作時序操作控制真值表10.2.4典型的集成ADC芯片CECSR/C12/8A0操作內(nèi)容0××××無操作××××1111110000000111××+5VDGNDDGND0101×無操作啟動一次12位轉(zhuǎn)換啟動一次8位轉(zhuǎn)換并行讀出12位讀出高8位(A段和B段)讀出C段低4位,并自動后跟4個0a(3)操作控制與工作時序操作控制真值表10.2.4典控制定時方式:有普通和獨占兩種方式。10.2.4典型的集成ADC芯片②獨占方式:CS和A0接低電平,CE和12/8接高電平,

轉(zhuǎn)換/讀出只用R/C控制。①普通方式:由至少兩個信號(R/C和CE或者R/C

和CS)作為轉(zhuǎn)換/讀出控制信號。a控制定時方式:有普通和獨占兩種方式。10.2.4典型的工作時序10.2.4典型的集成ADC芯片a工作時序10.2.4典型的集成ADC芯片a(4)使用方法①模擬輸入連接方式10.2.4典型的集成ADC芯片-15V100kΩ+15VR1R2100Ω0～+10V0～+20V100kΩ100ΩAD574Vi(R)高4位中4位低4位Vo(R)BIPOFFAGNDVi(10)Vi(20)DGND單極性輸入模擬輸入模擬輸入Vi(R)高4位中4位低4位Vo(R)BIPOFFAGNDVi(10)Vi(20)DGND±5V±10VR2100Ω100ΩR1數(shù)字輸出AD574雙極性輸入a(4)使用方法①模擬輸入連接方式10.2.4典型的集成②數(shù)字輸出連接方式(與微機接口方式)與16位以上微機總線接口時,可采用12位一次并行輸出方式,既可按普通方式也可按獨占方式發(fā)啟動轉(zhuǎn)換信號,外部定時啟動和內(nèi)部軟件啟動均可。與8位微機總線接口時,應采用分2次輸出12位數(shù)據(jù)的方式,使12/8=0、CS=0、CE=1、R/C=1,A0受控:A0=0時輸出高8位，A0=1時輸出低4位(并自動后跟4位0)。10.2.4典型的集成ADC芯片a②數(shù)字輸出連接方式(與微機接口方式)與16位以上微機總線接10.2.5ADC芯片與MPU的接口技術1.ADC與MPU接口的基本功能:⑴向ADC轉(zhuǎn)發(fā)啟動轉(zhuǎn)換信號(通過輸出指令)⑵向CPU提供轉(zhuǎn)換結(jié)束信號(以查詢、中斷或DMA方式)⑶把轉(zhuǎn)換好的數(shù)據(jù)送入MPU(通過輸入指令)如采用軟件或硬件延時等待式I/O同步,功能⑵可以省略。a10.2.5ADC芯片與MPU的接口技術1.ADC與MP10.2.5ADC芯片與MPU的接口技術2.影響接口方法的主要因素(4方面)⑴啟動轉(zhuǎn)換方式⑵數(shù)據(jù)輸出結(jié)構(gòu)⑶CPU與ADC的同步控制方式⑷ADC與CPU數(shù)據(jù)總線的相對位數(shù)是脈沖啟動還是電位啟動這決定了要不要為啟動轉(zhuǎn)換信號加鎖存或保持電路。是否有可控三態(tài)輸出緩存器這決定了要不要在ADC與MPU間加有三態(tài)功能的鎖存器。ADC位數(shù)是小于等于還是大于CPU數(shù)據(jù)總線位數(shù)這決定了在ADC與CPU之間是加一級還是兩級緩沖寄存器。是中斷驅(qū)動式、程序查詢式、DMA方式還是延時等待式。這決定了把轉(zhuǎn)換結(jié)束信號傳給CPU的方法a10.2.5ADC芯片與MPU的接口技術2.影響接口方法的3.同步控制方式對ADC接口的影響(1)中斷式接口--EOC作為中斷請求信號

ADC數(shù)字輸出MPU中斷寫地址地址譯碼讀數(shù)據(jù)CS&&STARTOEEOC中斷式ADC接口原理圖10.2.5ADC芯片與MPU的接口技術響應中斷（硬件自動關中斷）從ADC讀取數(shù)據(jù)處理數(shù)據(jù)返回中斷式ADC接口程序流程中斷繼續(xù)執(zhí)行主程序主程序啟動轉(zhuǎn)換延遲開中斷繼續(xù)執(zhí)行主程序a3.同步控制方式對ADC接口的影響(1)中斷式接口--EOC(2)查詢式接口--EOC作為被查詢狀態(tài)信號10.2.5ADC芯片與MPU的接口技術寫地址地址譯碼讀MPUD7D0CS1CS2&&&1STARTOEADCEOC數(shù)字輸出ENa(2)查詢式接口--EOC作為被查詢狀態(tài)信號10.2.5A(3)DMA式接口--EOC作為DMA請求信號(4)等待式接口,又有三種形式：CPU等待型--EOC作為CPU的等待信號(WAIT或READY)軟件延時等待型硬件定時中斷等待型不用EOC信號，但等待時間一定要大于A/D轉(zhuǎn)換時間。10.2.5ADC芯片與MPU的接口技術a(3)DMA式接口--EOC作為DMA請求信號(4)等待式接4.ADC和MPU的位數(shù)對ADC接口的影響(1)ADC位數(shù)小于等于MPU位數(shù)時的接口(以ADC0804和IBMPC總線的接口為例)10.2.5ADC芯片與MPU的接口技術D7D0A9A0AENIOWIOR端口地址譯碼1ENPort2Port1DB7DB0INTRCSWRRDVCCCLKRCLKINADC0804Vi(+)Vi(-)AGNDDGND+15V10kΩ15pF模擬輸入PC總線a4.ADC和MPU的位數(shù)對ADC接口的影響(1)ADC位數(shù)小以上頁圖的接口電路為基礎完成一次A/D轉(zhuǎn)換，并將轉(zhuǎn)換結(jié)果存入某指定存儲單元M的程序段如下：

MOVAX,SEGM;DS:BX指向MMOVDS,AXMOVBX,OFFSETMCONV:OUTPort1,AL;啟動A/D轉(zhuǎn)換POLL:INAL,Port2;讀INTR狀態(tài)

ANDAL,01H;只查詢D0位

JNZPOLL;為1，繼續(xù)查詢

INAL,Port1;為0，讀轉(zhuǎn)換結(jié)果

MOV[BX],AL;將結(jié)果存入指定存儲單元M10.2.5ADC芯片與MPU的接口技術a以上頁圖的接口電路為基礎完成一次A/D轉(zhuǎn)換，并將轉(zhuǎn)換

如采用中斷式接口則電路更簡單：

只需提供一個端口地址Port1,同時將ADC0804的INTR直接(或經(jīng)一反相器)連到總線上某個中斷請求輸入端即可。

主程序中主要用一條輸出指令“OUTPort1,AL”啟動A/D轉(zhuǎn)換；

中斷服務程序中則主要以輸入指令"INAL,Port1"讀取轉(zhuǎn)換結(jié)果。10.2.5ADC芯片與MPU的接口技術驅(qū)動程序也很簡單：a如采用中斷式接口則電路更簡單：主程序中主(2)ADC位數(shù)大于MPU位數(shù)時的接口(以12位ADC與8位MPU的接口為例)這時,就不能只用一條輸入指令,而必須用兩條輸入指令才能把A/D轉(zhuǎn)換的整個數(shù)字結(jié)果取到MPU中。具體接口方法與ADC芯片的數(shù)據(jù)輸出控制特性有直接關系。10.2.5ADC芯片與MPU的接口技術a(2)ADC位數(shù)大于MPU位數(shù)時的接口(以12位ADC與8ADC芯片提供2個數(shù)據(jù)輸出允許信號(高、低字節(jié)允許

信號)時,比較簡單,只需提供2個輸出端口地址即可。10.2.5ADC芯片與MPU的接口技術MPU(8位)寫地址地址譯碼讀port1port2&&&數(shù)據(jù)START低字節(jié)允許高字節(jié)允許

12位ADC數(shù)字輸出8位以上分辨率ADC與8位MPU接口方式之一軟件編程思想：寫port1

啟動A/D讀port1輸入

低字節(jié)主程序中斷服務程序讀port2輸入

高字節(jié)aADC芯片提供2個數(shù)據(jù)輸出允許信號(高、低字節(jié)允許

信號ADC芯片未提供2個數(shù)據(jù)輸出允許信號時，必須在

接口中加緩沖鎖存器,以適應高、低字節(jié)分別讀

取的要求。10.2.5ADC芯片與MPU的接口技術讀port1輸入低8位鎖

存高4位讀port2輸

入高位寫port1啟動A/D軟件編程思想：主程序中斷服務程序?qū)懙刂返刂纷g碼讀MPU(8位)port1port2&&&OE2LOAD鎖存器三態(tài)D7D0D0～D7D8～D11STARTOE12位ADCD11D0數(shù)字輸出8位以上分辨率ADC與8位MPU接口方式之二aADC芯片未提供2個數(shù)據(jù)輸出允許信號時，必須在

接口中加分辨率大于MPU位數(shù)的ADC與MPU的接口實例:(以12位分辨率的AD574A同8位PC總線的查詢式接口為例)10.2.5ADC芯片與MPU的接口技術D7D0PC總線AENA9～A1A0IOWIOR310HEN1≥1譯碼312H/313HD11D4D3D0STSCSA0R/CCE12/8VCCVEEVi(10)Vi(R)Vo(R)Vi(20)BIPOFFAGNDDGND+15V-15V

AD574a分辨率大于MPU位數(shù)的ADC與MPU的接口實例:(以12位分以上頁圖的電路為基礎,采集100個數(shù)據(jù)的軟件驅(qū)動程序如下：

MOVSI，400H；存放數(shù)據(jù)內(nèi)存首址START：MOVDX，312H；啟動12位轉(zhuǎn)換（A0=0）OUTDX，ALMOVDX，310H；讀狀態(tài)，查STS是否為0LOOP：INAL，DXANDAL，80HJNZLOOP；不為0，仍在轉(zhuǎn)換，循環(huán)查詢

MOVDX，312H；為0，先讀高8位

INAL，DXMOV[SI]，AL；送內(nèi)存

INCSI；內(nèi)存地址加1

MOVDX，313H；再讀低4位

INAL，DXMOV[SI]，AL；送內(nèi)存

INCSI；內(nèi)存地址加1

DECCXJNZSTART；采集未完，繼續(xù)

HLT；采集完，暫停

10.2.5ADC芯片與MPU的接口技術MOVCX，64H；采集次數(shù)設置a以上頁圖的電路為基礎,采集100個數(shù)據(jù)的軟件驅(qū)動程序如下：模擬I/O通道建立模擬I/O通道概述模擬輸入通道的結(jié)構(gòu)形式模擬輸出通道的結(jié)構(gòu)形式模擬多路開關與采樣保持器模擬I/O通道的設計和建立83a模擬I/O通道建立模擬I/O通道概述83a1.模擬I/O通道概述(1)模擬輸入通道---微機用于對單個/多個模擬量進行采集的A/D通道，也叫前向通道。建立目的：參數(shù)測量、數(shù)據(jù)采集、狀態(tài)監(jiān)視?；窘M成：ADC及其與MPU的接口--核心部件采樣/保持器(S/H)模擬多路開關(AMUX)具體取決于通道結(jié)構(gòu)a1.模擬I/O通道概述(1)模擬輸入通道---微機用于對單個(2)模擬輸出通道---微機用來發(fā)送單路/多路模擬信號的D/A通道，有時也叫后向通道。建立目的：參數(shù)控制、記錄顯示基本組成：DAC及其與MPU的接口--核心部件數(shù)字或模擬寄存器模擬多路開關(AMUX)具體取決于通道結(jié)構(gòu)a(2)模擬輸出通道---微機用來發(fā)送單路/多路模擬信號的D/2.模擬輸入通道的結(jié)構(gòu)形式單路通道不帶采樣保持器的單路模入通道帶采樣保持器的單路模入通道多路通道各路獨立轉(zhuǎn)換的多路模入通道同時采樣、分時轉(zhuǎn)換型多路模入通道分時采樣、分時轉(zhuǎn)換型多路模入通道a2.模擬輸入通道的結(jié)構(gòu)形式單路通道不帶采樣保持器的單路模入通(1)不帶采樣保持器的單路模入通道VIADCI/O接口MPU這是最簡單的模入通道，實際上就是ADC及其與MPU的接口。一般只采集一個點的直流或低頻信號時可用它。適用條件：ΔVi=maxdVidtmaxTCONV≤VFS2n=qa(1)不帶采樣保持器的單路模入通道VIADCI/OMPU這是(2)帶采樣保持器的單路模入通道VIS/HADCI/O接口MPU當Vi的變化率較大，以致TCONVdVidtmax≥VFS2n=q時，應采用它。a(2)帶采樣保持器的單路模入通道VIS/HADCI/OMPU(3)各路獨立轉(zhuǎn)換的多路模入通道VI2VIn............S/HADCVI1S/HADCI/OS/HADCI/OI/OMPU特點：各路都有自己獨立的A/D轉(zhuǎn)換通道，可同時采樣、同時轉(zhuǎn)換、同時得到轉(zhuǎn)換結(jié)果。優(yōu)點：采樣頻率可達到幾乎與單路一樣高。適用范圍：特別適于要求描述系統(tǒng)性能的各項參數(shù)必須是同一時刻數(shù)據(jù)的高速采集、控制系統(tǒng)。a(3)各路獨立轉(zhuǎn)換的多路模入通道VI2VIn........(4)同時采樣、分時轉(zhuǎn)換型多路模入通道VI1VI2...VInS/HS/HS/H...模擬多路開關ADCI/O接口MPU特點：各路都有自己獨立的放大、采樣保持器，然后通過模擬多路開關分時復用ADC，實現(xiàn)并行采樣、串行轉(zhuǎn)換。優(yōu)缺點：比各路獨立轉(zhuǎn)換模入通道節(jié)省了硬件，降低了成本，但影響精度和速度。適用范圍：在多點參數(shù)巡回檢測系統(tǒng)中，應用非常廣泛。a(4)同時采樣、分時轉(zhuǎn)換型多路模入通道VI1VI2...VI(5)分時采樣、分時轉(zhuǎn)換型多路模入通道VI1VI2VIn...模擬多路開關...S/HADCI/O接口MPU特點：將各路分時共享的范圍擴大到全套A/D通道設備。優(yōu)缺點：比同時采樣、分時轉(zhuǎn)換型進一步節(jié)省了硬件，降低了成本，但速度更慢。精度與之差不多。適用范圍：在實際測控系統(tǒng)特別是多點參數(shù)巡回檢測系統(tǒng)中應用特別廣泛。a(5)分時采樣、分時轉(zhuǎn)換型多路模入通道VI1VI2VIn..3.模擬輸出通道的結(jié)構(gòu)形式單路通道多路通道數(shù)字分配型多路模出通道模擬分配型多路模出通道a3.模擬輸出通道的結(jié)構(gòu)形式單路通道多路通道數(shù)字分配型多路模出(1)單路模出通道MPUI/O接口DACVO（數(shù)據(jù)緩存器）實際上就是DAC及其與MPU的接口a(1)單路模出通道MPUI/ODACVO（數(shù)據(jù)緩存器）實際上(2)數(shù)字分配型多路模出通道有兩種結(jié)構(gòu)形式。口地址譯碼MPUDBAB數(shù)據(jù)寄存器DACDAC數(shù)據(jù)寄存器VO1VOn????????????特點：

●各路通道分時送數(shù)、分時D/A轉(zhuǎn)換、分時輸出模擬量。

●CPU將表示各路輸出數(shù)據(jù)的數(shù)字量分配給相應通道。說明：如果DAC芯片上含有輸入緩存器(大多數(shù)DAC芯片都是如此)，則圖中各個數(shù)據(jù)寄存器不必另加。結(jié)構(gòu)形式一：a(2)數(shù)字分配型多路模出通道有兩種結(jié)構(gòu)形式。口地址譯碼MPU結(jié)構(gòu)形式二：緩存器緩存器DACDAC輸入寄存器輸入寄存器MPUDBAB口地址譯碼VO1VOn???????????????特點：各路通道分時送數(shù)、同時轉(zhuǎn)換、同時輸出模擬量。說明：如果DAC芯片內(nèi)集成了兩級輸入緩存器，就不必外加圖中兩級寄存器。適用范圍：適于用在對描述系統(tǒng)性能的各項參數(shù)需要同時更新的實時控制場合。a結(jié)構(gòu)形式二：緩存器緩存器DACDAC輸入寄存器輸入寄存器MP(3)模擬分配型多路模出通道①結(jié)構(gòu)之一：保持器保持器MPUI/ODAC模擬多路開關VO1VOn?????????★特點：各路共用一個DAC，各用一個保持器。各路輸出數(shù)據(jù)所對應的數(shù)字量由MPU分時送到同一個DAC，轉(zhuǎn)換成VO，然后由AMUX分配到相應通道的保持器去存儲下來。顯然，這里分配的是各路轉(zhuǎn)換后的模擬信號。a(3)模擬分配型多路模出通道①結(jié)構(gòu)之一：保持器保持器MPUI②結(jié)構(gòu)之二：MPUI/ODACVO1VOn?????????S/HS/H當通道數(shù)目較多時，結(jié)構(gòu)二比結(jié)構(gòu)一的造價要高得多。兩種模擬分配型結(jié)構(gòu)均必須通過軟件來定時刷新數(shù)據(jù)。方法是編制程序，使輸入到DAC的數(shù)字量在一個輸出周期內(nèi)不斷循環(huán)更新。a②結(jié)構(gòu)之二：MPUI/ODACVO1VOn?????????第十章模擬I/O接口10.0概述10.1DAC及其與MPU的接口10.2ADC及其與MPU的接口98a第十章模擬I/O接口10.0概述1a10.0概述模擬I/O接口是模擬輸入接口/模擬輸出接口的簡稱。模擬輸入接口也即模擬/數(shù)字轉(zhuǎn)換器(ADC,A/D轉(zhuǎn)換器)接口。模擬輸出接口也即數(shù)字/模擬轉(zhuǎn)換器(DAC,D/A轉(zhuǎn)換器)接口。A/D、D/A轉(zhuǎn)換器及其與計算機的接口在計算機測控系統(tǒng)中的重要性a10.0概述模擬I/O接口是模擬輸入接口/模擬模擬I/O接口在計算機測控系統(tǒng)中的應用示例：a模擬I/O接口在計算機測控系統(tǒng)中的應用示例：a10.1DAC及其與MPU的接口D/A轉(zhuǎn)換器原理DAC的基本參數(shù)典型的DAC集成芯片DAC芯片與MPU接口技術101a10.1DAC及其與MPU的接口D/A轉(zhuǎn)換器原理4a10.1.1D/A轉(zhuǎn)換器原理DAC是一種把二進制數(shù)字信號轉(zhuǎn)換成模擬信號(電壓或電流)的電路。DAC按轉(zhuǎn)換原理不同,可分為：權(quán)電阻DACT型電阻DAC倒T型電阻DAC變形權(quán)電阻DAC權(quán)電流DAC電容型DAC……電路結(jié)構(gòu)上均由電壓源、解碼

網(wǎng)絡、運放和數(shù)據(jù)緩沖器組成。解碼網(wǎng)絡各不相同。以T型和倒T型電阻DAC在集

成產(chǎn)品中應用較多。a10.1.1D/A轉(zhuǎn)換器原理DAC是一種把二進制10.1.1D/A轉(zhuǎn)換器原理1.T型電阻解碼網(wǎng)絡DAC結(jié)構(gòu)特點：解碼網(wǎng)絡上方任一節(jié)點A、B、C、D都由三條支路相交而成，而且從任一節(jié)點向三條支路看過去的等效電阻都為2R；從任一開關Si向上看過去的等效電阻都為3R。此特點使得任一開關支路流進某節(jié)點的電流都等分為二，從該節(jié)點的另外兩條支路流出去。a10.1.1D/A轉(zhuǎn)換器原理1.T型電阻解碼網(wǎng)絡DAC結(jié)10.1.1D/A轉(zhuǎn)換器原理T型電阻DAC的轉(zhuǎn)換原理：輸出電流i0與D3～D0位產(chǎn)生的輸出電流分量有如下關系：i0=i03+i02+i01+i00從上述結(jié)構(gòu)特點可直接分析推出：(經(jīng)1次二等分到輸出支路）(經(jīng)2次二等分到輸出支路）(經(jīng)3次二等分到輸出支路）(經(jīng)4次二等分到輸出支路）a10.1.1D/A轉(zhuǎn)換器原理T型電阻DAC的轉(zhuǎn)換原理：輸10.1.1D/A轉(zhuǎn)換器原理所以進一步得到輸出電壓V0:a10.1.1D/A轉(zhuǎn)換器原理所以進一步得到輸出電壓V0:10.1.1D/A轉(zhuǎn)換器原理推廣到一般情況，當輸入數(shù)字量為n位時，則有：當Rf=3R時以上兩式表明:輸出電流i0和輸出電壓V0都與輸入二進制數(shù)

Dn_1Dn_2……D0的大小成正比，可見實現(xiàn)了從

數(shù)字量到模擬量的轉(zhuǎn)換。i0和V0除與輸入數(shù)字量大小成正比外，還與R、

Rf和VR有關，通過調(diào)節(jié)它們可實現(xiàn)零和滿刻度

值調(diào)整。但在集成DAC中主要是調(diào)VR

。a10.1.1D/A轉(zhuǎn)換器原理推廣到一般情況，當輸入數(shù)字量10.1.1D/A轉(zhuǎn)換器原理T型電阻DAC的優(yōu)缺點主要優(yōu)點：D/A轉(zhuǎn)換的結(jié)果Vo只與電阻的比值

有關，而不取決于電阻的絕對值。這為集成單元的制作提供了很大方便。主要缺點：各位數(shù)碼變化引起的電壓變化到達

“運放”輸入端的時間明顯不相同。這樣,在輸入數(shù)字量變化的動態(tài)過程中可能

在輸出端產(chǎn)生很大的尖峰脈沖，從而帶來較大的

動態(tài)誤差，影響DAC的轉(zhuǎn)換精度和轉(zhuǎn)換速度。a10.1.1D/A轉(zhuǎn)換器原理T型電阻DAC的優(yōu)缺點主要優(yōu)10.1.1D/A轉(zhuǎn)換器原理2.倒T型電阻解碼網(wǎng)絡DAC----是對T型電阻解碼網(wǎng)絡DAC的改進a10.1.1D/A轉(zhuǎn)換器原理2.倒T型電阻解碼網(wǎng)絡DAC10.1.1D/A轉(zhuǎn)換器原理結(jié)構(gòu)特點：無論Si接1或接0,對應支路的電流Ii都恒定不變

(或者流入地，或者流入虛地∑)。從右邊向任一節(jié)點(A、B、C、D)看過去，等效電

阻均為R，且兩支路電阻都等于2R?？梢奦R產(chǎn)生的

電流I每經(jīng)一個節(jié)點即平均分流一次。電阻網(wǎng)絡中各支路的電流都直接流入“運放”輸

入端，相互間不存在傳輸時間差，所以轉(zhuǎn)換速

度較快，動態(tài)過程中輸出端的尖峰脈沖較小。a10.1.1D/A轉(zhuǎn)換器原理結(jié)構(gòu)特點：無論Si接1或接010.1.1D/A轉(zhuǎn)換器原理倒T型電阻DAC的轉(zhuǎn)換原理：a10.1.1D/A轉(zhuǎn)換器原理倒T型電阻DAC的轉(zhuǎn)換原理：10.1.1D/A轉(zhuǎn)換器原理推廣到n位轉(zhuǎn)換器，則有：同樣可見:輸出的模擬信號i0和V0與輸入的數(shù)字信號的大

小成正比，從而實現(xiàn)了從數(shù)字量到模擬量的轉(zhuǎn)換。i0和V0除與輸入數(shù)字量大小成正比外，還與R、

Rf和VR有關。實際中常通過調(diào)節(jié)VR（有時還有

Rf）來實現(xiàn)零和滿刻度值調(diào)整。當Rf=R時a10.1.1D/A轉(zhuǎn)換器原理推廣到n位轉(zhuǎn)換器，則有：同樣10.1.2DAC的基本參數(shù)精度參數(shù)速度參數(shù)分辨率a10.1.2DAC的基本參數(shù)精度參數(shù)a1.精度參數(shù)----用于表明D/A轉(zhuǎn)換的精確程度,一般用誤差大小表示。精度特性常以滿量程電壓VFS的百分數(shù)或以最低有效位LSB的分數(shù)形式給出，有時也用二進制位數(shù)的形式給出。如：精度為±0.1%指最大誤差為VFS的±0.1%。n位DAC的精度為±1/2LSB指最大誤差為

±1/2×1/2n×VFS=±1/2n+1VFS。精度為n位指最大誤差為±1/2nVFS。a1.精度參數(shù)----用于表明D/A轉(zhuǎn)換的精確程度,一般用誤10.1.2DAC的基本參數(shù)2.速度參數(shù)----主要是建立時間或轉(zhuǎn)換時間。通常指輸入數(shù)字量為滿刻度值時，從輸入加上到輸出模擬量達到滿刻度值或滿刻度值的某一百分比(如90%)所需的時間。a10.1.2DAC的基本參數(shù)2.速度參數(shù)----主要是建3.分辨率----表示DAC對微小模擬信號的分辨能力，是數(shù)字輸入量的最低有效位(LSB)所對應的模擬值。分辨率通常用二進制位數(shù)表示，對于一個n位DAC，其分辨能力為滿量程V0或I0的1/2n。精度取決于構(gòu)成轉(zhuǎn)換器的各個部件的誤差和穩(wěn)定性，而分辨率則取決于轉(zhuǎn)換器的位數(shù)。精度和分辨率的區(qū)別：a3.分辨率----表示DAC對微小模擬信號的分辨能力，10.1.3典型的DAC集成芯片◆種類繁多,功能、性能各異。◆

DAC芯片分類：片內(nèi)無輸入緩存器的DAC片內(nèi)有單級輸入緩存器的DAC片內(nèi)有雙級輸入緩存器的DAC按片內(nèi)有無

緩存能力并行輸入DAC，串行輸入DAC，串/并輸入DAC，按數(shù)字輸

入方式8位DAC，分辨率高于8位的DAC，按位數(shù)a10.1.3典型的DAC集成芯片◆種類繁多,功能、性能各1.DAC0832——8位R-2RT型電阻解碼網(wǎng)絡芯片，轉(zhuǎn)換結(jié)果以一對差動電流IO1和IO2輸出。10.1.3典型的DAC集成芯片(1)內(nèi)部結(jié)構(gòu)與外部引腳：（MSB）DI7DI6DI0131415164567DQ8位輸入寄存器LE1DQ（LSB）19ILE181712CSWR1WR2XFER＆1＆2＆381211932010VRI02I01RfbAGNDVCCDGNDDDQQ8位DAC寄存器8位D/A轉(zhuǎn)換器Rfb15kΩLE2a1.DAC0832——8位R-2RT型電阻解碼網(wǎng)絡芯片，10.1.3典型的DAC集成芯片(2)應用說明①可工作于雙緩沖方式

這時要有兩級寫操作，為此要提供2個端口地址,譯碼后分別接到CS和XFER端。

雙緩沖工作方式的優(yōu)越性：可轉(zhuǎn)換和接收并行工作,利于提高速度；適于需要多個模擬輸出通道同時改變輸出量的應用場合。a10.1.3典型的DAC集成芯片(2)應用說明①可工作這時應使一級緩存器使直通。通常使第二級DAC寄存器直通,即把WR2和XFER固定接地。單緩沖方式下，數(shù)據(jù)只要一寫入DAC芯片就立即進行數(shù)/模轉(zhuǎn)換,省去一條輸出指令。②可工作于單緩沖方式a這時應使一級緩存器使直通。通常使第二級單緩沖這時得到的電壓V0是單極性,極性與VR相反：Rfb=3R=15KΩVO在0V～之間變化。10.1.3典型的DAC集成芯片③DAC0832直接輸出的信號是模擬電流IO1、IO2,

為得到電壓輸出，應加接一級運放：VCCDB20911121038DAC0832IO1IO2-+∞AVOVRa這時得到的電壓V0是單極性,極性與VR相反：Rfb=3R=1④如要輸出雙極性電壓,應于輸出端引入一個偏移電路。10.1.3典型的DAC集成芯片方法一：在單極性電壓輸出后再增加一級反相比例

求和"運放"作為偏移電路。VCC20911121038DAC0832DBVRIO1IO2-+∞A1VO'R2R2RVO-+∞A2通常有兩種引入方法：a④如要輸出雙極性電壓,應于輸出端引入一個偏10.1.3

運放A2(反相比例求和電路)使A1的輸出電壓Vo’的兩倍與參考電壓VR求和，即:N>80H時VO>0N<80H時VO<0雙極性10.1.3典型的DAC集成芯片N=80H時VO=0(調(diào)零)N=00H時VO=-VR(調(diào)負滿刻度)N=FFH時VO=VR(調(diào)正滿刻度)通過調(diào)節(jié)VR和

電阻值實現(xiàn)a運放A2(反相比例求和電路)使A1的輸出電壓V方法二：在第一級“運放”的求和點∑增加一個偏移電阻RB和一個偏移電壓VB(=-VR)作為偏移電路。10.1.3典型的DAC集成芯片VCCDB20911121038DAC0832IO1IO2-+∞A1VB(=-VR)VOVRRB∑a方法二：在第一級“運放”的求和點∑增加一個偏移電阻10.1.對應于上述雙極性VO的輸入數(shù)碼稱為偏移二進制碼,簡稱偏移碼。相應的雙極性DAC則叫偏移碼雙極性DAC。偏移碼和原碼、補碼、反碼同屬雙極性碼。四者對應關系如下(以3位碼為例):

偏移碼與原碼、補碼、反碼的符號位表示正好相反，并且同一個數(shù)的偏移碼與補碼除了符號位相反外數(shù)值位完全相同。10.1.3典型的DAC集成芯片十進制數(shù)原碼偏移碼補碼反碼符號數(shù)值符號符號符號數(shù)值數(shù)值數(shù)值3210-1-2-3000011111110000000111111000011100100011011111111101010010101000000111101101010010100a對應于上述雙極性VO的輸入數(shù)碼稱為偏移二進制碼,簡稱⑤有了偏移碼雙極性DAC,根據(jù)偏移碼與補碼的關系,很容易實現(xiàn)補碼輸入雙極性DAC。上述有關IO變VO、單極性VO變雙極性VO、偏