觸發(fā)器功能測試

實驗十二觸發(fā)器功能測試

實驗目的

實驗原理

實驗參考電路

實驗預習要求

實驗內容及步驟

實驗設備和器材

實驗思考題

實驗報告要求1一、實驗目的

學習觸發(fā)器邏輯功能的測試方法。了解基本R-S觸發(fā)器、D觸發(fā)器及J-K觸發(fā)器的邏輯功能及觸發(fā)方式。進一步學習用示波器測量比較兩路相關信號波形的周期、脈寬等參數的方法。2二、實驗原理

雙穩(wěn)態(tài)觸發(fā)器具有兩個互補的輸出端Q、Q(—)，觸發(fā)器正常工作時，Q與Q(—)的邏輯電平總是互補，即一個為“0”時另一個一定是“1”。（當觸發(fā)器工作在非正常狀態(tài)時，Q和Q(—)的輸出電平有可能相同，使用時必須注意避免出現這種情況）。RS觸發(fā)器具有兩個開關量特性的激勵輸入端R和S，R的有效電平使觸發(fā)器復位（Reset），Q=“0”；S的有效電平使觸發(fā)器置位（Set），Q=“1”，所以稱為Reset_Set觸發(fā)器。

下圖是兩個與非門互相反饋組成的基本RS觸發(fā)器電路。當激勵S為有效電平時，輸出Q立即置位為“1”，而激勵R為有效電平時，輸出Q復位為“0”，兩者都為無效電平時，輸出保持原來的狀態(tài)不變。34D觸發(fā)器具有一個激勵輸入端“D”，當觸發(fā)脈沖有效時，D觸發(fā)器的輸出與激勵輸入相同，由于在時間上滯后于輸入，所以又稱Delay觸發(fā)器。7474是上升沿觸發(fā)有效的雙D集成觸發(fā)器，片上有兩個D觸發(fā)器，引腳排列如圖3-1-2（b）所示。集成觸發(fā)器一般具有直接（direct）置位、復位控制端Sd，Rd，如圖3-1-2中74112和7474引腳圖所示。當Rd或Sd有效時（一般為低電平“0”），觸發(fā)器立即被復位或者置位。所以，Rd、Sd又稱異步復位、置位端。直接置位、復位功能可以用來預置觸發(fā)器的初始狀態(tài)，但在使用時必須注意兩者不允許同時有效，而且不允許與時鐘觸發(fā)控制同時有效。T觸發(fā)器只有一個激勵控制端“T”，其特性方程為：Qn+1=TQ(—)

n+T(—)Qn。當觸發(fā)條件滿足時，若激勵T=“0”，觸發(fā)器的狀態(tài)不變，當T=“1”，觸發(fā)器的狀態(tài)變反。Tˊ觸發(fā)器沒有激勵輸入，只受觸發(fā)時鐘脈沖控制，其特性方程為： Qn+1=Q(—)n。只要觸發(fā)條件滿足，Tˊ觸發(fā)器狀態(tài)的輸出狀態(tài)隨觸發(fā)脈沖CK輸入連續(xù)翻轉。如果Tˊ觸發(fā)器的初始狀態(tài)為“0”，奇數個觸發(fā)脈沖輸入后其狀態(tài)為“1”，偶數個觸發(fā)脈沖輸入后狀態(tài)為“0”。類似以一位二進制數累計觸發(fā)脈沖輸入的個數（進位溢出不計）。5圖3-1-3（a）中兩個JK觸發(fā)器構成了下降沿有效的Tˊ觸發(fā)器（J=K=“1”），狀態(tài)方程為Qin+1=Q(—)in，具有的計數特性。FF0的觸發(fā)脈沖為CP，所以Q0在每個CP脈沖的下降沿時刻狀態(tài)變反；FF1的時鐘是FF0的輸出Q(—)0，所以FF1在Q0上升沿（Q(—)0的下降沿）時刻狀態(tài)變反。Q0、Q1的輸出波形如圖3-1-3（b）所示。由信號波形可見，在每個時鐘脈沖下降沿后，Q1，Q0的狀態(tài)碼按“00”→“11”→“10”→“01”→“00”的規(guī)律循環(huán)變化，循環(huán)周期為四個時鐘脈沖周期。狀態(tài)變化是以兩位二進制碼遞減方式累計輸入時鐘脈沖的個數，電路功能為兩位異步二進制計數器。同時可以發(fā)現，Q0的信號周期是時鐘周期的一倍，Q1的信號周期是時鐘周期的兩倍，fQ0=，fQ1=。所以，該電路又具有分頻的功能。

6一般，用n個觸發(fā)器可以構成n位異步二進制計數器。除最低位觸發(fā)器，其他各觸發(fā)器的時鐘都由相鄰低位的狀態(tài)輸出控制?？筛鶕|發(fā)器的觸發(fā)方式和所需的計數方式，按表3-1-1選擇時鐘連接方式。

表3-1-1用Tˊ觸發(fā)器構成n位異步二進制計數器的時鐘控制關系計數器的計數方式上升沿觸發(fā)的觸發(fā)器

下降沿觸發(fā)的觸發(fā)器

加CPi=Q(—)i-1（i≥1）

CPi=Qi-1

（i≥1）減CPi=Qi-1（i≥1）

CPi=Q(—)i-1（i≥1）7三、實驗參考電路

（1）與非門組成的基本R-S觸發(fā)器如圖3-1-1（a）所示。（2）集成觸發(fā)器應用如圖3-1-4所示。（3）兩位二進制加計數器如圖3-1-3（a）所示。

8四、實驗預習要求

（1）復習基本R－S觸發(fā)器、J－K觸發(fā)器及D觸發(fā)器的工作原理及特點。（2）分析圖3-1-1（a）基本R-S觸發(fā)器的輸入是高電平有效還是低電平有效。（3）列出圖3-1-4中各觸發(fā)器的狀態(tài)方程，考慮D觸發(fā)器和J-K觸發(fā)器各轉換成了什么觸發(fā)器？（T觸發(fā)器還是Tˊ觸發(fā)器）。分析C，Q1，Q2的波形。（4）分析圖3-1-1（b）電路中A，B，C的邏輯關系。（5）若用圖3-1-3中觸發(fā)器FF0的輸出Q0直接控制FF1的時鐘，分析狀態(tài)碼Q1，Q0如何變化？具有怎樣的計數特性？

（6）用7474集成雙D觸發(fā)器設計一個兩位二進制異步加計數器，實現圖3-1-3電路的功能。9五、實驗內容及步驟

1.基本R-S觸發(fā)器功能測試用與非門組成如圖3-1-1（a）所示的基本R-S觸發(fā)器。按表3-1-2測試其邏輯功能。完成后保留電路。表3-1-2由與非門組成的基本R-S觸發(fā)器的邏輯功能

最后兩項反復操作幾遍，看R，S同時從“1”變?yōu)椤?”后，Q狀態(tài)是否為同一狀態(tài)。

RS

Q

功能011110110011102.D觸發(fā)器(1)參照表4-8-2,驗證D觸發(fā)器的邏輯功能,理解異步置1和置0端的含義.并觀察觸發(fā)器狀態(tài)更新是發(fā)生在CP脈沖的上升沿還是下降沿,并記錄之.(2)將D觸發(fā)器的D端與端相連,接高電平,這時D觸發(fā)器處于計數狀態(tài).施加1kHz的連續(xù)時鐘脈沖信號,用示波器觀察D觸發(fā)器的輸入與輸出對應波形113.集成J-K觸發(fā)器功能測試①如表4-8-3所示，逐項測試J-K觸發(fā)器的邏輯功能。②把J-K觸發(fā)器的，和J-K輸入端都接高電平，這時觸發(fā)器工作于計數狀態(tài)（即構成T觸發(fā)器），在CP端加1KHz連續(xù)脈沖信號，用示波器觀察CP和Q的波形。注意觀察Q和CP的頻率關系及觸發(fā)器翻轉時間。4.設計電路將D觸發(fā)器轉換為J-K觸發(fā)器,再進行以上操作,觀察輸入脈沖CP信號與輸出Q之間的關系,并記錄之.5.試用D觸發(fā)器或J-K觸發(fā)器構成2分頻、3分頻及4分頻電路，并用示波器觀察輸入CP與輸出Q之間的關系，并記錄之。12六、實驗設備和器材

（1）數字邏輯實驗箱 1臺（2）雙列直插集成四-2輸入TTL與非門74LS001片（3）雙列直插集成TTL雙J-K觸發(fā)器74LS1121片（4）雙列直插集成TTL雙D觸發(fā)器74LS741片（5）雙蹤示波器 1臺13七、實驗思考題

（1）根據實驗步驟2（4）的結果說明觸發(fā)器受時序控制時，直接置位、復位端應該是什么狀態(tài)？（2）為什么實驗步驟2不用邏輯開關而用基本R-S觸發(fā)器的輸出作為J-K觸發(fā)器的時鐘CK信號？（3）圖3-1-1（b）電路中，邏輯上A與B反相，C=AB(——)始終為邏輯“0”，為什么觸發(fā)器會得到觸發(fā)脈沖觸發(fā)翻轉?（4）根據實驗內容（6）的結果，4位二進制計數器的狀態(tài)以多少個時鐘周期