EDA第8章-有限狀態(tài)機(jī)設(shè)計(jì)技術(shù)

第8章有限狀態(tài)機(jī)設(shè)計(jì)技術(shù)

有限狀態(tài)機(jī)的簡(jiǎn)介基本概念有限狀態(tài)機(jī)用來(lái)實(shí)現(xiàn)一個(gè)數(shù)字電路設(shè)計(jì)的控制部分，與CPU的功能類(lèi)似，綜合了時(shí)序邏輯和組合邏輯電路。有限狀態(tài)機(jī)與CPU功能比較控制功能的實(shí)現(xiàn)

CPU通過(guò)操作指令和硬件操作單元。

有限狀態(tài)機(jī)通過(guò)狀態(tài)轉(zhuǎn)移。有限狀態(tài)機(jī)適用于可編程邏輯器件。通過(guò)恰當(dāng)?shù)腣erilog語(yǔ)言描述和EDA工具綜合，可以生成性能優(yōu)越的有限狀態(tài)機(jī)，在執(zhí)行時(shí)間、運(yùn)行速度和占用資源等方面優(yōu)于CPU實(shí)現(xiàn)的設(shè)計(jì)方案。有限狀態(tài)機(jī)分類(lèi)Moore型有限狀態(tài)機(jī)和Mealy型有限狀態(tài)機(jī)。Moore型有限狀態(tài)機(jī)次態(tài)邏輯狀態(tài)寄存器輸出邏輯輸入次態(tài)現(xiàn)態(tài)輸出時(shí)鐘復(fù)位Moore型：輸出信號(hào)僅與當(dāng)前狀態(tài)有關(guān)。有限狀態(tài)機(jī)的簡(jiǎn)介Mealy型有限狀態(tài)機(jī)Mealy型：輸出信號(hào)不僅與當(dāng)前狀態(tài)有關(guān)，還與所有

輸入信號(hào)有關(guān)。次態(tài)邏輯狀態(tài)寄存器輸出邏輯輸入次態(tài)現(xiàn)態(tài)輸出時(shí)鐘復(fù)位有限狀態(tài)機(jī)的簡(jiǎn)介8.1.2狀態(tài)機(jī)的一般結(jié)構(gòu)有限狀態(tài)機(jī)（FSM，F(xiàn)initeStateMachine）是時(shí)序電路設(shè)計(jì)中經(jīng)常采用的一種方式，尤其適于設(shè)計(jì)數(shù)字系統(tǒng)的控制模塊。用Verilog的case、if-else等語(yǔ)句能很好地描述基于狀態(tài)機(jī)的設(shè)計(jì)。1.說(shuō)明部分狀態(tài)轉(zhuǎn)換變量的定義和所有可能狀態(tài)的說(shuō)明

2005版參數(shù)說(shuō)明關(guān)鍵字parameter2.主控時(shí)序過(guò)程:狀態(tài)機(jī)的運(yùn)轉(zhuǎn)和狀態(tài)轉(zhuǎn)換的過(guò)程8.1.2狀態(tài)機(jī)的一般結(jié)構(gòu)3.主控組合過(guò)程：根據(jù)當(dāng)前狀態(tài)和外部的信號(hào)發(fā)出控制信號(hào)，同時(shí)確定下一狀態(tài)的走向

4.輔助過(guò)程：配合狀態(tài)機(jī)工作的組合過(guò)程和時(shí)序過(guò)程。

8.1.2狀態(tài)機(jī)的一般結(jié)構(gòu)說(shuō)明部分主控時(shí)序過(guò)程8.1.2狀態(tài)機(jī)的一般結(jié)構(gòu)主控組合過(guò)程8.1.3初始控制與表述打開(kāi)“狀態(tài)機(jī)萃取”開(kāi)關(guān)參數(shù)的定義狀態(tài)變量定義用狀態(tài)機(jī)設(shè)計(jì)一個(gè)二進(jìn)制序列檢測(cè)器，其功能是檢測(cè)一個(gè)4位二進(jìn)制序列“1111”，即輸入序列中如果有4個(gè)或4個(gè)以上連續(xù)的“1”出現(xiàn)，輸出為1，其它情況下，輸出為0。有限狀態(tài)機(jī)（FSM）設(shè)計(jì)舉例輸出z：000000000000000100001110000其輸入輸出如下所示：輸入x：000101010110111101111110101有限狀態(tài)機(jī)（FSM）設(shè)計(jì)“1111”序列檢測(cè)器狀態(tài)轉(zhuǎn)換圖“1111”序列檢測(cè)器的Verilog描述modulefsm_seq(x,z,clk,reset,state);inputx,clk,reset;outputz;output[2:0]state;regz;parameters0=0,s1=1,s2=2,s3=3,s4=4;reg[2:0]current_state,next_state;assignstate=current_state;always@(posedgeclkorposedgereset)beginif(reset)current_state<=s0;elsecurrent_state<=next_state;endalways@(current_stateorx)begin casex(current_state)“1111”序列檢測(cè)器的Verilog描述

s0:begin if(x==0)beginnext_state<=s0;z<=0;end elsebeginnext_state<=s1;z<=0;endends1:begin if(x==0)beginnext_state<=s0;z<=0;endelsebeginnext_state<=s2;z<=0;endends2:begin if(x==0)beginnext_state<=s0;z<=0;endelsebeginnext_state<=s3;z<=0;endends3:beginif(x==0)beginnext_state<=s0;z<=0;end elsebeginnext_state<=s4;z<=1;endends4:begin if(x==0)beginnext_state<=s0;z<=0;end elsebeginnext_state<=s4;z<=1;endenddefault: beginnext_state<=s0;endendcaseendendmodule8.2Moore型狀態(tài)機(jī)及其設(shè)計(jì)

Moore型有限狀態(tài)機(jī)次態(tài)邏輯狀態(tài)寄存器輸出邏輯輸入次態(tài)現(xiàn)態(tài)輸出時(shí)鐘復(fù)位Moore型：輸出信號(hào)僅與當(dāng)前狀態(tài)有關(guān)。屬于同步輸出狀態(tài)機(jī)，當(dāng)輸入發(fā)生變化時(shí)還必須等待一個(gè)時(shí)鐘的到來(lái)，輸出才變化。8.2Moore型狀態(tài)機(jī)及其設(shè)計(jì)

ADC0809采樣控制器設(shè)計(jì)：

工作時(shí)序8.2Moore型狀態(tài)機(jī)及其設(shè)計(jì)

狀態(tài)轉(zhuǎn)換圖：8.2Moore型狀態(tài)機(jī)及其設(shè)計(jì)

8.2.1多過(guò)程結(jié)構(gòu)型狀態(tài)機(jī)

8.2Moore型狀態(tài)機(jī)及其設(shè)計(jì)

8.2.1多過(guò)程結(jié)構(gòu)型狀態(tài)機(jī)

接下頁(yè)8.2Moore型狀態(tài)機(jī)及其設(shè)計(jì)

8.2.1多過(guò)程結(jié)構(gòu)型狀態(tài)機(jī)

接上頁(yè)8.2Moore型狀態(tài)機(jī)及其設(shè)計(jì)

描述方式過(guò)程描述功能過(guò)程數(shù)3段式描述方式過(guò)程1：描述次態(tài)邏輯過(guò)程2：輸出邏輯過(guò)程3：描述狀態(tài)寄存器32段式描述方式過(guò)程1：主控組合過(guò)程次態(tài)、輸出邏輯過(guò)程2：主控時(shí)序過(guò)程狀態(tài)寄存器21段式描述方式過(guò)程1:次態(tài)、狀態(tài)、輸出1描述方式輸出次態(tài)邏輯輸出邏輯8.3Mealy型狀態(tài)機(jī)設(shè)計(jì)Mealy型有限狀態(tài)機(jī)Mealy型：輸出信號(hào)不僅與當(dāng)前狀態(tài)有關(guān)，還與所有

輸入信號(hào)有關(guān)。次態(tài)邏輯狀態(tài)寄存器輸出邏輯輸入次態(tài)現(xiàn)態(tài)輸出時(shí)鐘復(fù)位設(shè)計(jì)舉例：檢測(cè)序列11010011基于狀態(tài)機(jī)的設(shè)計(jì)要點(diǎn)1．起始狀態(tài)的選擇起始狀態(tài)是指電路復(fù)位后所處的狀態(tài)，選擇一個(gè)合理的起始狀態(tài)將使整個(gè)系統(tǒng)簡(jiǎn)潔高效。有的EDA軟件會(huì)自動(dòng)為基于狀態(tài)機(jī)的設(shè)計(jì)選擇一個(gè)最佳的起始狀態(tài)。2．狀態(tài)編碼狀態(tài)編碼主要有二進(jìn)制編碼、順序編碼和一位獨(dú)熱編碼等方式?！舳M(jìn)制編碼（BinaryStateMachine）◆順序編碼（SequentialStateMachine）◆一位熱碼編碼（One-HotStateMachineEncoding）一位熱碼編碼即采用n位（或n個(gè)觸發(fā)器）來(lái)編碼具有n個(gè)狀態(tài)的狀態(tài)機(jī)。比如對(duì)于state0、state1、state2、state3四個(gè)狀態(tài)可用碼字1000、0100、0010、0001來(lái)代表?；跔顟B(tài)機(jī)的設(shè)計(jì)要點(diǎn)3．狀態(tài)編碼的定義在Verilog語(yǔ)言中，有兩種方式可用于定義狀態(tài)編碼，分別用parameter和'define語(yǔ)句實(shí)現(xiàn)，比如要為state0、state1、state2、state3四個(gè)狀態(tài)定義碼字為：00、01、11、10，可采用下面兩種方式。方式1：用parameter參數(shù)定義parameterstate1=2'b00,state2=2'b01,state3=2'b11,state4=2'b10;……case(state)state1: …; //調(diào)用state2: …;……基于狀態(tài)機(jī)的設(shè)計(jì)要點(diǎn)4．狀態(tài)轉(zhuǎn)換的描述一般使用case語(yǔ)句來(lái)描述狀態(tài)之間的轉(zhuǎn)換，用case語(yǔ)句表述比用if-else語(yǔ)句更清晰明