第九、十講(存儲(chǔ)器)

計(jì)算機(jī)組成原理第九-十講2023年2月1日存儲(chǔ)器

1、存儲(chǔ)器概述 外部特性，性能參數(shù)，層次結(jié)構(gòu)2、靜態(tài)存儲(chǔ)器和動(dòng)態(tài)存儲(chǔ)器存儲(chǔ)單元構(gòu)成一位存儲(chǔ)單元及存儲(chǔ)陣列，多端口SRAM，讀寫時(shí)序3、半導(dǎo)體ROM存儲(chǔ)器

MROM，PROM，EPROM，EEPROM，F(xiàn)LASH4、存儲(chǔ)器芯片構(gòu)成以及存儲(chǔ)器主要技術(shù)指標(biāo)5、存儲(chǔ)器擴(kuò)展技術(shù) 位、字、字位擴(kuò)展6、數(shù)據(jù)校驗(yàn)碼奇偶校驗(yàn)碼，海明碼，CRC碼本講安排本講將解決的主要問題L、半導(dǎo)體存儲(chǔ)器的分類、組成及組成部件的作用及工作原理、讀/寫操作的基本過程。2、SRAM、DRAM芯片的組成特點(diǎn)、工作過程、典型芯片的引腳信號(hào)、了解DRAM刷新的基本概念。3、半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)、芯片的擴(kuò)充、CPU與半導(dǎo)體存儲(chǔ)器間的連接。在現(xiàn)代計(jì)算機(jī)中,存儲(chǔ)器處于全機(jī)中心地位,其原因是:(1)當(dāng)前計(jì)算機(jī)正在執(zhí)行的程序和數(shù)據(jù)(除了暫存于CPU寄存器的)均存放在存儲(chǔ)器中。CPU直接從存儲(chǔ)器取指令或存取數(shù)據(jù)。(2)計(jì)算機(jī)系統(tǒng)中輸入輸出設(shè)備數(shù)量增多，數(shù)據(jù)傳送速度加快，因此采用了直接存儲(chǔ)器存取(DMA)技術(shù)和I/O通道技術(shù)，在存儲(chǔ)器與輸入輸出系統(tǒng)之間直接傳送數(shù)據(jù)。(3)共享存儲(chǔ)器的多處理機(jī)的出現(xiàn)，利用存儲(chǔ)器存放共享數(shù)據(jù)，并實(shí)現(xiàn)處理機(jī)之間的通信，更加強(qiáng)了存儲(chǔ)器作為全機(jī)中心的地位。

由于中央處理器都是由高速器件組成，不少指令的執(zhí)行速度基本上取決于主存儲(chǔ)器的速度。所以，計(jì)算機(jī)解題能力的提高、應(yīng)用范圍的日益廣泛和系統(tǒng)軟件的日益豐富，無一不與主存儲(chǔ)器的技術(shù)發(fā)展密切相關(guān)。簡介存儲(chǔ)器分類存儲(chǔ)器概述存儲(chǔ)器的層次結(jié)構(gòu)存儲(chǔ)器的技術(shù)指標(biāo)存儲(chǔ)器概述1、存儲(chǔ)器：是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，用來存放程序和數(shù)據(jù)。2、存儲(chǔ)元：存儲(chǔ)器的最小組成單位，用以存儲(chǔ)1位二進(jìn)制代碼。3、存儲(chǔ)單元：是CPU訪問存儲(chǔ)器基本單位，由若干個(gè)具有相同操作屬性的存儲(chǔ)元組成。4、單元地址：在存儲(chǔ)器中用以表識(shí)存儲(chǔ)單元的唯一編號(hào)，CPU通過該編號(hào)訪問相應(yīng)的存儲(chǔ)單元。5、字存儲(chǔ)單元：存放一個(gè)字的存儲(chǔ)單元，相應(yīng)的單元地址叫字地址。6、字節(jié)存儲(chǔ)單元：存放一個(gè)字節(jié)的存儲(chǔ)單元，相應(yīng)的單元地址叫字節(jié)地址7、按字尋址計(jì)算機(jī)：可編址的最小單位是字存儲(chǔ)單元的計(jì)算機(jī)。8、按字節(jié)尋址計(jì)算機(jī)：可編址的最小單位是字節(jié)的計(jì)算機(jī)。9、存儲(chǔ)體：存儲(chǔ)單元的集合，是存放二進(jìn)制信息的地方幾個(gè)基本概念存儲(chǔ)器各個(gè)概念之間的關(guān)系單元地址00…0000…01........XX…XX存儲(chǔ)單元存儲(chǔ)元存儲(chǔ)容量存儲(chǔ)體存儲(chǔ)器分類1.按存儲(chǔ)介質(zhì)分

半導(dǎo)體存儲(chǔ)器：用半導(dǎo)體器件組成的存儲(chǔ)器。磁表面存儲(chǔ)器：用磁性材料做成的存儲(chǔ)器。2.按存儲(chǔ)方式分

隨機(jī)存儲(chǔ)器：任何存儲(chǔ)單元的內(nèi)容都能被隨機(jī)存取，且存取時(shí)間和存儲(chǔ)單元的物理位置無關(guān)。順序存儲(chǔ)器：只能按某種順序來存取，存取時(shí)間和存儲(chǔ)單元的物理位置有關(guān)。3.按存儲(chǔ)器的讀寫功能分

只讀存儲(chǔ)器(ROM)：存儲(chǔ)的內(nèi)容是固定不變的，只能讀出而不能寫入的半導(dǎo)體存儲(chǔ)器。隨機(jī)讀寫存儲(chǔ)器(RAM)：既能讀出又能寫入的半導(dǎo)體存儲(chǔ)器。4.按信息的可保存性分

非永久記憶的存儲(chǔ)器：斷電后信息即消失的存儲(chǔ)器。永久記憶性存儲(chǔ)器：斷電后仍能保存信息的存儲(chǔ)器。5.按在計(jì)算機(jī)系統(tǒng)中的作用分

根據(jù)存儲(chǔ)器在計(jì)算機(jī)系統(tǒng)中所起的作用，可分為:

主存儲(chǔ)器、輔助存儲(chǔ)器、高速緩沖存儲(chǔ)器、控制存儲(chǔ)器等。

半導(dǎo)體存儲(chǔ)器

只讀

存儲(chǔ)器

ROM

隨機(jī)讀寫存儲(chǔ)器RAM

掩膜ROM

可編程ROM（PROM）

可擦除ROM（EPPROM）

電擦除ROM（E2PROM）

靜態(tài)RAM（SRAM）

動(dòng)態(tài)RAM（DRAM）

半導(dǎo)體存儲(chǔ)器存儲(chǔ)器層次結(jié)構(gòu)

容量大，速度快，成本低。?為解決三者之間的矛盾，目前通常采用多級(jí)存儲(chǔ)器體系結(jié)構(gòu)，即使用高速緩沖存儲(chǔ)器、主存儲(chǔ)器和外存儲(chǔ)器。?對(duì)存儲(chǔ)器的要求是：寄存器Cache主存儲(chǔ)器輔助存儲(chǔ)器

名稱

高速緩沖存儲(chǔ)器

主存儲(chǔ)器

外存儲(chǔ)器

簡稱Cache

主存

外存用途高速存取指令和數(shù)據(jù)

存放計(jì)算機(jī)運(yùn)行期間的大量程序和數(shù)據(jù)

存放系統(tǒng)程序和大型數(shù)據(jù)文件及數(shù)據(jù)庫特點(diǎn)

存取速度快，但存儲(chǔ)容量小存取速度較快，存儲(chǔ)容量不大存儲(chǔ)容量大，位成本低存儲(chǔ)器的用途和特點(diǎn)主存儲(chǔ)器的技術(shù)指標(biāo)

存儲(chǔ)容量；存取時(shí)間(存儲(chǔ)器訪問時(shí)間）、存儲(chǔ)周期和存儲(chǔ)器帶寬；可靠性；功耗及集成度。

指標(biāo)存儲(chǔ)容量存取時(shí)間存儲(chǔ)周期存儲(chǔ)器帶寬

含義在一個(gè)存儲(chǔ)器中可以容納的存儲(chǔ)單元總數(shù)啟動(dòng)到完成一次存儲(chǔ)器操作所經(jīng)歷的時(shí)間連續(xù)啟動(dòng)兩次操作所需間隔的最小時(shí)間單位時(shí)間里存儲(chǔ)器所存取的信息量

表現(xiàn)存儲(chǔ)空間的大小

主存的速度

主存的速度數(shù)據(jù)傳輸速率技術(shù)指標(biāo)

單位字?jǐn)?shù)，字節(jié)數(shù)ｎｓｎｓ位/秒，字節(jié)/秒

?可靠性主存儲(chǔ)器的可靠性通常用平均無故障時(shí)間MTBF(MeanTimeBetweenFailures)來表征。MTBF指連續(xù)兩次故障之間的平均時(shí)間間隔。顯然，MTBF越長，意味著主存的可靠性越高，

?

功耗作為目前的主存儲(chǔ)器的主體的半導(dǎo)體存儲(chǔ)器的功耗包括“維持功耗”和“操作功耗”，應(yīng)在保證速度的前提下盡可能地減小功耗，特別是要減小“維持功耗”。

?

集成度所謂集成度是指在一片數(shù)平方毫米的芯片上能集成多少個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元存儲(chǔ)一個(gè)二進(jìn)制位，所以集成度常表示為位/片。

SRAM存儲(chǔ)器DRAM存儲(chǔ)器主存儲(chǔ)器組成實(shí)例高性能的主存儲(chǔ)器SRAM存儲(chǔ)器1.基本存儲(chǔ)元

基本存儲(chǔ)元是組成存儲(chǔ)器的基礎(chǔ)和核心,它用來存儲(chǔ)一位二進(jìn)制信息0或1。六管基本存儲(chǔ)單元電路16×1bitSRAM1KbitSRAM2.SRAM存儲(chǔ)器的組成

一個(gè)SRAM存儲(chǔ)器由存儲(chǔ)體、讀寫電路、地址譯碼電路和控制電路等組成。

?

一個(gè)基本存儲(chǔ)電路只能存儲(chǔ)一個(gè)二進(jìn)制位。

?將基本的存儲(chǔ)電路有規(guī)則地組織起來，就是存儲(chǔ)體。

?

存儲(chǔ)體又有不同的組織形式：

將各個(gè)字的同一位組織在一個(gè)芯片中；將各個(gè)字的4位組織在一個(gè)芯片中，如：21141K×4；將各個(gè)字的8位組織在一個(gè)芯片中，如：61162K×8；

如圖所示：

存儲(chǔ)體將4096個(gè)字的同一位組織在一個(gè)集成片中；需16個(gè)片子組成4096×16的存儲(chǔ)器；

4096通常排列成矩陣形式，如64×64，由行選、列選線選中所需的單元。(1)存儲(chǔ)體(2)地址譯碼器

單譯碼方式——適用于小容量存儲(chǔ)器中，只有一個(gè)譯碼器。

雙譯碼方式——地址譯碼器分成兩個(gè)，可有效減少選擇線的數(shù)目。x1x64(3)驅(qū)動(dòng)器雙譯碼結(jié)構(gòu)中，在譯碼器輸出后加驅(qū)動(dòng)器，驅(qū)動(dòng)掛在各條X方向選擇線上的所有存儲(chǔ)元電路。(4)I/O電路

處于數(shù)據(jù)總線和被選用的單元之間，控制被選中的單元讀出或?qū)懭耄糯笮畔ⅰ?5)片選

在地址選擇時(shí)，首先要選片,只有當(dāng)片選信號(hào)有效時(shí)，此片所連的地址線才有效。(6)輸出驅(qū)動(dòng)電路為了擴(kuò)展存儲(chǔ)器的容量，常需要將幾個(gè)芯片的數(shù)據(jù)線并聯(lián)使用；另外存儲(chǔ)器的讀出數(shù)據(jù)或?qū)懭霐?shù)據(jù)都放在雙向的數(shù)據(jù)總線上。這就用到三態(tài)輸出緩沖器。3.SRAM存儲(chǔ)器芯片實(shí)例Intel2114——1024×4的存儲(chǔ)器：

?4096個(gè)基本存儲(chǔ)單元，排成64×64(64×16×4)的矩陣；?需10根地址線尋址；?X譯碼器輸出64根選擇線，分別選擇1-64行；?Y譯碼器輸出16根選擇線，分別選擇1-16列控制各列的位線控制門。Intel2114——1K×4SRAM(64164)4.存儲(chǔ)器的讀、寫周期

在與CPU連接時(shí),CPU的控制信號(hào)與存儲(chǔ)器的讀、寫周期之間的配合問題是非常重要的。讀周期:

讀周期與讀出時(shí)間是兩個(gè)不同的概念。

讀出時(shí)間——從給出有效地址到外部數(shù)據(jù)總線上穩(wěn)定地出現(xiàn)所讀出的數(shù)據(jù)信息所經(jīng)歷的時(shí)間。

讀周期時(shí)間——?jiǎng)t是存儲(chǔ)器進(jìn)行兩次連續(xù)讀操作時(shí)所必須間隔的時(shí)間，它總是大于或等于讀出時(shí)間。SRAM存儲(chǔ)器時(shí)序tRCtRC——讀周期

tA——讀出周期tCO

——片選到數(shù)據(jù)輸出延遲tCX

——片選到輸出有效

tOTD——從斷開片選到輸出變?yōu)槿龖B(tài)tOHA

——地址改變后的維持時(shí)間地址有效CS有效數(shù)據(jù)輸出CS復(fù)位地址撤銷靜態(tài)存儲(chǔ)器的讀周期靜態(tài)存儲(chǔ)器的讀寫周期

tWCADD

tAWWE

tOTWCSDout

tDS

tDHDin寫周期：地址有效CS有效數(shù)據(jù)有效CS復(fù)位（數(shù)據(jù)輸入）地址撤銷常用典型的SRAM芯片有6116、6264、62256等。

A7

A6

A5

A4

A3

A2

A1

A0

D0

D1

D2

GND

——

——

——

——

——

——

——

——

——

——

——

——

VCC

A8

A9

WE

OE

A10

CS

D7

D6

D5

D4

D3

124

223

322

421

520

619

718

817

916

1015

1114

1213

SRAM芯片實(shí)例SRAM6116(2K8)輸入I/O工作方式CEWEOEDIDOHXXXHigh-Z非選擇LHLHigh-ZDO讀LLHDIHigh-Z寫LLLDIHigh-Z寫LHHXHigh-Z選擇DRAM存儲(chǔ)器1.單管動(dòng)態(tài)存儲(chǔ)元

數(shù)據(jù)線

行(字)選擇CCDT110T1單管DRAM的存儲(chǔ)矩陣讀操作行選擇線為高電平，使存儲(chǔ)電路中的T1管導(dǎo)通，于是，使連在每一列上的刷新放大器讀取電容C上的電壓值。刷新放大器的靈敏度很高，放大倍數(shù)很大，并且能將從電容上讀得的電壓值折合為邏輯“0”或者邏輯“1”。列地址（較高位地址）產(chǎn)生列選擇信號(hào)，有了列選擇信號(hào)，所選中行上的基本存儲(chǔ)電路才受到驅(qū)動(dòng)，從而可以輸出信息。在讀出過程中，選中行上的所有基本存儲(chǔ)電路中的電容都受到打擾，因此為破壞性讀出。為了在讀出之后，仍能保存所容納的信息，刷新放大器對(duì)這些電容上的電壓值讀取之后又立即進(jìn)行重寫。寫操作行選擇線為“1”；T1管處于可導(dǎo)通的狀態(tài)，如果列選擇信號(hào)也為“1”則此基本存儲(chǔ)電路被選中，于是由數(shù)據(jù)輸入／輸出線送來的信息通過刷新放大器和T1管送到電容C。

刷新雖然進(jìn)行一次讀／寫操作實(shí)際上也進(jìn)行了刷新，但是，由于讀／寫操作本身是隨機(jī)的，所以，并不能保證所有的RAM單元都在2ms中可以通過正常的讀／寫操作來刷新，由此，專門安排了存儲(chǔ)器刷新周期完成對(duì)動(dòng)態(tài)RAM的刷新。

?

集成度高，功耗低

?

具有易失性，必須刷新。

?

破壞性讀出，必須讀后重寫

?

讀后重寫，刷新均經(jīng)由刷新放大器進(jìn)行。

?

刷新時(shí)只提供行地址，由各列所擁有的刷新放大器，對(duì)選中行全部存儲(chǔ)細(xì)胞實(shí)施同時(shí)集體讀后重寫(再生)。

DRAM的電氣特征：內(nèi)部結(jié)構(gòu)——Intel2164(64K×1)2.DRAM存儲(chǔ)芯片實(shí)例

NC

DIN

WE

RAS

A0

A2

A1

GND

——

——

——

——

VCC

CAS

DOUT

A6

A3

A4

A5

A7

——

——

——

——

116

215

314

413

512

611

710

89

Intel2164(64K×1)引腳

A0～A7：地址輸入線RAS：行地址選通信號(hào)線，兼起片選信號(hào)作用（整個(gè)讀寫周期，RAS一直處于有效狀態(tài)）CAS：列地址選通信號(hào)線WE：讀寫控制信號(hào)0-寫1-讀Din：數(shù)據(jù)輸入線Dout：數(shù)據(jù)輸出線DRAM時(shí)序讀周期：行地址有效行地址選通列地址有效列地址選通數(shù)據(jù)輸出行選通、列選通及地址撤銷DRAM時(shí)序?qū)懼芷冢盒械刂酚行械刂愤x通列地址、數(shù)據(jù)有效列地址選通數(shù)據(jù)輸入行選通、列選通及地址撤銷3.DRAM的刷新(1)DRAM的刷新不管是哪一種動(dòng)態(tài)RAM，都是利用電容存儲(chǔ)電荷的原理來保存信息的，由于電容會(huì)逐漸放電，所以，對(duì)動(dòng)態(tài)RAM必須不斷進(jìn)行讀出和再寫入，以使泄放的電荷受到補(bǔ)充，也就是進(jìn)行刷新。動(dòng)態(tài)MOS存儲(chǔ)器采用“讀出”方式進(jìn)行刷新,先將原存信息讀出，再由刷新放大器形成原信息并重新寫入。(2)刷新周期從上一次對(duì)整個(gè)存儲(chǔ)器刷新結(jié)束到下一次對(duì)整個(gè)存儲(chǔ)器全部刷新一遍為止，這一段時(shí)間間隔叫刷新周期。一般為2ms,4ms,8ms。(3)刷新方式常用的刷新方式有三種:

集中式、分散式、異步式。

在整個(gè)刷新間隔內(nèi)，前一段時(shí)間重復(fù)進(jìn)行讀/寫周期或維持周期，等到需要進(jìn)行刷新操作時(shí)，便暫停讀/寫或維持周期，而逐行刷新整個(gè)存儲(chǔ)器，它適用于高速存儲(chǔ)器。tCtCtCtCtCtCtC?

集中式刷新例如：對(duì)128128矩陣存儲(chǔ)器刷新。刷新時(shí)間相當(dāng)于128個(gè)讀周期；設(shè)刷新周期為2ms，讀/寫周期為0.5s，則刷新周期有4000個(gè)周期，其中

3782個(gè)周期（1936s）用來讀/寫或維持信息；

128個(gè)周期（64s）用來刷新操作；當(dāng)3781個(gè)周期結(jié)束，便開始進(jìn)行128個(gè)周期，64s的刷新操作。集中式刷新適用于高速存儲(chǔ)器。存在不能進(jìn)行讀寫操作的死區(qū)時(shí)間.

把一個(gè)存儲(chǔ)周期tc分為兩半，周期前半段時(shí)間tm用來讀/寫操作或維持信息，周期后半段時(shí)間tr作為刷新操作時(shí)間。這樣，每經(jīng)過128個(gè)系統(tǒng)周期時(shí)間，整個(gè)存儲(chǔ)器便全部刷新一遍。?分散式刷新分散式刷新系統(tǒng)速度降低，但不存在停止讀寫操作的死時(shí)間。W/RREFW/RREFW/RREF?異步式刷新是前兩種方式的結(jié)合。例如：對(duì)2116來說，在2ms中內(nèi)把128行刷新一遍。

2000s12815.5

s

即：每15.5s刷新一行。

在這種刷新操作中，基本上只用RAS信號(hào)來控制刷新，CAS信號(hào)不動(dòng)作。為了確保在一定范圍內(nèi)對(duì)所有行都刷新，使用一種外部計(jì)數(shù)器。2)CAS在RAS之前的刷新這種方式是在RAS之前使CAS有效，啟動(dòng)內(nèi)部刷新計(jì)數(shù)器，產(chǎn)生需要刷新的行地址，而忽略外部地址線上的信號(hào)。目前256K位以上的DRAM片子通常都具有這種功能。(4)刷新操作種類1)只用RAS信號(hào)的刷新例:

說明1M×1位DRAM片子的刷新方法，刷新周期定為8ms。

?1M位的存儲(chǔ)單元排列成5122048的矩陣；

?如果選擇一個(gè)行地址進(jìn)行刷新，刷新地址為A0~A8（29），因此這一行上的2048個(gè)存儲(chǔ)元同時(shí)進(jìn)行刷新；

?在8ms內(nèi)進(jìn)行512個(gè)周期的刷新；

?刷新方式可采用：在8ms中進(jìn)行512次刷新操作的集中刷新方式；按8ms÷512＝15.5s刷新一次的異步刷新方式。tCtCtCtCtCtCtC4.存儲(chǔ)器控制電路DRAM存儲(chǔ)器的刷新需要有硬件電路的支持，包括：

刷新計(jì)數(shù)器、刷新/訪存裁決、刷新控制邏輯等。這些控制線路形成DRAM控制器。

DRAM控制器是CPU和DRAM的接口電路，它將CPU的信號(hào)變換成適合DRAM片子的信號(hào)。DRAM控制器RASCASWE讀/寫地址總線地址(2)刷新定時(shí)器：定時(shí)電路用來提供刷新請(qǐng)求。(3)刷新地址計(jì)數(shù)器：只用RAS信號(hào)的刷新操作，需要提供刷新地址計(jì)數(shù)器。對(duì)于1M位的片子，需512個(gè)地址，故刷新計(jì)數(shù)器9位。(4)仲裁電路：對(duì)同時(shí)產(chǎn)生的來自CPU的訪問存儲(chǔ)器的請(qǐng)求和來自刷新定時(shí)器的刷新請(qǐng)求的優(yōu)先權(quán)進(jìn)行裁定。(5)定時(shí)發(fā)生器：提供行地址選通信號(hào)RAS、列地址選通信號(hào)CAS和寫信號(hào)WE.地址多路開關(guān)讀寫操作時(shí)向DRAM片子分時(shí)送出行地址和列地址；刷新時(shí)需要提供刷新地址。高性能的主存儲(chǔ)器EDRAM又稱增強(qiáng)型DRAM(EnhancedDRAM),它在DRAM芯片上集成了一個(gè)SRAM實(shí)現(xiàn)的小容量高速緩沖存儲(chǔ)器，從而使DRAM芯片的性能得到顯著改進(jìn)。1.EDRAM芯片工作過程；猝發(fā)式讀取；EDRAM結(jié)構(gòu)的兩個(gè)優(yōu)點(diǎn):

?在SRAM讀出期間可同時(shí)對(duì)DRAM刷新；

?輸入、輸出途徑是分開的，可在寫操作完成的同時(shí)啟動(dòng)同一行的讀操作。2.EDRAM內(nèi)存條組成1M*32位的存儲(chǔ)模塊?8個(gè)芯片共用片選信號(hào)Sel、行選通信號(hào)RAS、刷新信號(hào)Ref和地址輸入信號(hào)A0—A10；

?兩片EDRAM芯片的列選信號(hào)CAS連接在一起，形成一個(gè)1M×8位(1MB)的片組；再由4個(gè)片組組成一個(gè)

1M×32位(4MB)的存儲(chǔ)模塊；

?4個(gè)片組的列選信號(hào)CAS0~CAS3分別與CPU的4個(gè)子節(jié)信號(hào)BE0~BE3相對(duì)應(yīng)，以允許存取8位或16位的字。

?當(dāng)進(jìn)行32位存取時(shí)，BE0~BE3全部有效，此時(shí)認(rèn)為

A1A0位為0（CPU沒有A1A0引腳）。由容量為1M×4位的EDRAM,組成1M×32位的存儲(chǔ)模塊?

當(dāng)某模塊被選中，此模塊的8個(gè)EDRAM芯片同時(shí)動(dòng)作，8個(gè)4位數(shù)據(jù)端口D3—D0同時(shí)與32位數(shù)據(jù)總線交換數(shù)據(jù)，完成一次32位字的存取。?20位地址分11位的行地址和9位的列地址，分別在RAS和CAS有效時(shí)同時(shí)輸入到8個(gè)芯片的地址引腳。

上述存儲(chǔ)模塊本身具有高速成塊存取能力,這種模塊內(nèi)存儲(chǔ)字完全順序排放，以猝發(fā)式存取來完成高速成塊存取的方式，在當(dāng)代微型機(jī)中獲得了廣泛應(yīng)用。配置4個(gè)上述模塊，組成16MB存儲(chǔ)器，A23A22用作模塊選擇。將由EDRAM芯片組成的模塊做成小電路插件板形式，稱為內(nèi)存條。DRAM的研制與發(fā)展增強(qiáng)型DRAM(EDRAM)晶體管開關(guān)加速集成小容量SRAMcache擴(kuò)展數(shù)據(jù)輸出DRAM(EDODRAM)（ExtendedDataOutDRAM）數(shù)據(jù)帶寬高同步DRAM(SDRAM)（SynchronousDRAM）讀寫速度比EDODRAM快SDRAM的讀寫操作與處理器的其它操作可以同步進(jìn)行采用成組傳送方式DDRAM：雙倍速率SDRAM（DualdaterateSDRAM）RambusDRAM(RDRAM)采用新的接口,專用RDRAM總線采用異步成組數(shù)據(jù)傳輸協(xié)議集成RAM存儲(chǔ)陣列+刷新+裁決+…專用RAM:video(1)與CPU的連接

主要是

地址線、控制線、數(shù)據(jù)線

的連接。(2)多個(gè)芯片連接

存儲(chǔ)器容量與實(shí)際存儲(chǔ)器的要求多有不符。如前所述存儲(chǔ)器芯片有不同的組織形式，如1024*1、1024*4、4096*8等；實(shí)際使用時(shí)，需進(jìn)行字和位擴(kuò)展(多個(gè)芯片連接），組成你所需要的實(shí)際的存儲(chǔ)器，如1K*8、4K*8等的存儲(chǔ)器。存儲(chǔ)器的基本組織A0A12D0D7位擴(kuò)展法

只加大字長，而存儲(chǔ)器的字?jǐn)?shù)與存儲(chǔ)器芯片字?jǐn)?shù)一致,對(duì)片子沒有選片要求。用8k*1的片子組成8k*8的存儲(chǔ)器需8個(gè)芯片地址線——需13根數(shù)據(jù)線——8根控制線——WR接存儲(chǔ)器的WE

2:416K816K816K816K8字?jǐn)U展法用16K8位的芯片組成64K8位的存儲(chǔ)器需4個(gè)芯片地址線——共需16根片內(nèi)：(214=16384)14根，選片：2根數(shù)據(jù)線——8根控制線——WE最低地址最高地址C000FFFF00,0000,0000,000011,1111,1111,111111114最低地址最高地址8000BFFF00,0000,0000,000011,1111,1111,111110103最低地址最高地址40007FFF00,0000,0000,000011,1111,1111,111101012最低地址最高地址00003FFF00,0000,0000,000011,1111,1111,111100001說明總地址片內(nèi)A13A12……..A1A0選片A15A14地址片號(hào)地址空間分配表CPU用1k4的存儲(chǔ)器芯片2114組成2k8的存儲(chǔ)器字位同時(shí)擴(kuò)展法*ramsel0=A21A20*MREQramsel1=A21*A20*MREQramsel2=A21*A20*MREQramsel3=A21*A20*MREQ例有若干片1M×8位的SRAM芯片，采用字?jǐn)U展方法構(gòu)成4MB存儲(chǔ)器，問

(1)需要多少片RAM芯片？

(2)該存儲(chǔ)器需要多少地址位？

(3)畫出該存儲(chǔ)器與CPU連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號(hào)有地址信號(hào)、數(shù)據(jù)信號(hào)、控制信號(hào)MREQ和R/W#。

(4)給出地址譯碼器的邏輯表達(dá)式。解：(1)需要4M/1M=4片SRAM芯片；(2)需要22條地址線(3)譯碼器的輸出信號(hào)邏輯表達(dá)式為：

ramsel32-4譯碼ramsel2ramsel1ramsel0A21~A20A21~A0A19~A0OEMREQR/W#CPUD7~D0D7~D0D7~D0D7~D0D7~D0WE*

A

CE1M×8DWE*

A

CE1M×8DWE*

A

CE1M×8DWE*

A

CE1M×8D例設(shè)有若干片256K×8位的SRAM芯片，問：

(1)采用字?jǐn)U展方法構(gòu)成2048KB的存儲(chǔ)器需要多少片SRAM芯片？

(2)該存儲(chǔ)器需要多少字節(jié)地址位？

(3)畫出該存儲(chǔ)器與CPU連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號(hào)有地址信號(hào)、數(shù)據(jù)信號(hào)、控制信號(hào)MREQ#和R/W#。解：(1)該存儲(chǔ)器需要2048K/256K=8片SRAM芯片；

(2)需要21條地址線，因?yàn)?21=2048K，其中高3位用于芯片選擇，低18位作為每個(gè)存儲(chǔ)器芯片的地址輸入。 (3)該存儲(chǔ)器與CPU連接的結(jié)構(gòu)圖如下。

ramsel73-8譯碼ramsel2ramsel1ramsel0…A20-18A20-0A17-0OE#MREQ#R/W#CPUD7~D0D7~D0D7~D0D7~D0D7~D0WEACE256K×8DWEACE256K×8DWEACE256K×8DWEACE256K×8D例

設(shè)有若干片256K×8位的SRAM芯片，問：

(1)如何構(gòu)成2048K×32位的存儲(chǔ)器？

(2)需要多少片RAM芯片？

(3)該存儲(chǔ)器需要多少字節(jié)地址位？

(4)畫出該存儲(chǔ)器與CPU連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號(hào)有地址信號(hào)、數(shù)據(jù)信號(hào)、控制信號(hào)MREQ#和R/W#。解：采用字位擴(kuò)展的方法。需要32片SRAM芯片。

ramsel73-8譯碼ramsel2ramsel1ramsel0…A22-20A22-2A19-2OE#MREQ#R/W#CPUD31~D0D31~D0D31~D0D31~D0D31~D0WEACE256Kx84片DWEACE256Kx84片DWEACE256Kx84片DWEACE256Kx84片D只讀存儲(chǔ)器閃速存儲(chǔ)器高速存儲(chǔ)器只讀存儲(chǔ)器1.ROM的分類

缺點(diǎn)不能重寫只能一次性改寫只讀存儲(chǔ)器

掩模式

(ROM)一次編程(PROM)

多次編程(EPROM)(EEPRPM)

定義數(shù)據(jù)在芯片制造過程中就確定

用戶可自行改變產(chǎn)品中某些存儲(chǔ)元可以用紫外光照射或電擦除原來的數(shù)據(jù)，然后再重新寫入新的數(shù)據(jù)

優(yōu)點(diǎn)

可靠性和集成度高，價(jià)格便宜

可以根據(jù)用戶需要編程

可以多次改寫ROM中的內(nèi)容閃速存儲(chǔ)器Flashmemory(1)掩模式ROM

采用掩模工藝制成，其內(nèi)容由廠方生產(chǎn)時(shí)寫入，用戶只能讀出使用而不能改寫。有MOS管的位表示存1，沒有MOS管的位表示存0。(2)可寫入（可編程）只讀存儲(chǔ)器PROM例：熔絲燒斷型寫“0”時(shí)：燒斷熔絲寫“1”時(shí)：保留熔絲行線X位線YVccTXY熔絲(3)光擦可編程只讀存儲(chǔ)器EPROM?基本存儲(chǔ)元電路N型P+P+EPROM實(shí)例(128*16*8)EPROM實(shí)例

A7

A6

A5

A4

A3

A2

A1

A0

O0

O1

O2

GND

——

——

——

——

——

——

——

——

——

——

——

——

VCC

A8

A9

VPP

OE

A10

CE

O7

O6

O5

O4

O3

124

223

322

421

520

619

718

817

916

1015

1114

1213

EPROM27162K×8引腳

數(shù)據(jù)輸出

讀輸出

未選中高阻

功率下降高阻編程PD/PGM低無關(guān)高

由低到高脈沖CS

低

高無關(guān)

高Vpp+5V+5V+5V+25VVcc+5V+5V+5V+5V輸入引腳操作工作模式選擇(4)電擦可編程只讀存儲(chǔ)器EEPROM?

若VG為正電壓，第一浮空柵極與漏極之間產(chǎn)生隧道效應(yīng)，使電子注入第一浮空柵極，即編程寫入。?

若使VG為負(fù)電壓，強(qiáng)使第一級(jí)浮空柵極的電子散失，即擦除。?EEPROM的編程與擦除電流很小,可用普通電源供電,而且擦除可按字節(jié)進(jìn)行。

它的主要特點(diǎn)是能在應(yīng)用系統(tǒng)中在線改寫，斷電后信息保存，因此目前得到廣泛應(yīng)用。第一級(jí)浮空柵第二級(jí)浮空柵電可擦寫ROM

——EEPROM及Flash存儲(chǔ)器2.存儲(chǔ)器舉例CPU的地址總線16根(A15—A0，A0為低位)；雙向數(shù)據(jù)總線8根(D7—D0)，控制總線中與主存有關(guān)的信號(hào)有：

MREQ，R/W。主存地址空間分配如下：

0—8191為系統(tǒng)程序區(qū)，由只讀存儲(chǔ)芯片組成；

8192—32767為用戶程序區(qū)；最后(最大地址)2K地址空間為系統(tǒng)程序工作區(qū)。

現(xiàn)有如下存儲(chǔ)器芯片：

EPROM：8K×8位(控制端僅有CS);SRAM：16K×1位，2K×8位，4K×8位，8K×8位.解：(1)主存地址空間分布如圖所示。16根地址線尋址——64K0000~FFFFH(65535)EPROM：8K×8位SRAM：16K×1位，2K×8位，4K×8位，8K×8位.00001FFF20007FFFF800FFFF63488請(qǐng)從上述芯片中選擇適當(dāng)芯片設(shè)計(jì)該計(jì)算機(jī)主存儲(chǔ)器，畫出主存儲(chǔ)器邏輯框圖，注意畫出選片邏輯(可選用門電路及3∶8譯碼器74LS138)與CPU的連接，說明選哪些存儲(chǔ)器芯片，選多少片。(2)連接電路片內(nèi)尋址：8K芯片——片內(nèi)13根A12~A02K芯片——片內(nèi)11根A10~A0片間尋址：前32KA15A14A13

000001

010011最后2K111加A12A11

1100001FFF20003FFF60007FFFF800FFFF40005FFF63488ABCY0Y1Y2Y3Y7。。。。。MREQA0A12A0A12A0A12A0A12A0A10CSCSCSCSCSR/WR/WR/WR/W閃速存儲(chǔ)器1.什么是閃速存儲(chǔ)器FlashMemory

閃速存儲(chǔ)器是一種高密度、非易失性的讀/寫半導(dǎo)體存儲(chǔ)器，它突破了傳統(tǒng)的存儲(chǔ)器體系，改善了現(xiàn)有存儲(chǔ)器的特性。特點(diǎn)：固有的非易失性(2)廉價(jià)的高密度(3)可直接執(zhí)行(4)固態(tài)性能

擦除方法是在源極加正電壓利用第一級(jí)浮空柵與源極之間的隧道效應(yīng)，把注入至浮空柵的負(fù)電荷吸引到源極。由于利用源極加正電壓擦除，因此各單元的源極聯(lián)在一起，這樣，快擦存儲(chǔ)器不能按字節(jié)擦除，而是全片或分塊擦除。2.基本單元電路3.閃速存儲(chǔ)器的邏輯結(jié)構(gòu)28F256A,存儲(chǔ)容量256K位(32K*8)(整體擦除FlashMemory)4.閃速存儲(chǔ)器的工作原理電擦除和重新編程能力閃速存儲(chǔ)器是在EPROM功能基礎(chǔ)上增加了電路的電擦除和重新編程能力。28F256A引入一個(gè)指令寄存器來實(shí)現(xiàn)這種功能。其作用是：

(1)保證TTL電平的控制信號(hào)輸入；

(2)在擦除和編程過程中穩(wěn)定供電；

(3)最大限度的與EPROM兼容。?

采用并行操作方式---雙端口存儲(chǔ)器

芯片技術(shù)研究開發(fā)高性能芯片技術(shù)，如：DRAMFPMDEDOEDRAMCDRAMSDRAMRambusDRAM。高速存儲(chǔ)器?

采用并行主存儲(chǔ)器,提高讀出并行性---多模塊交叉存儲(chǔ)器?

主存儲(chǔ)器采用更高速的技術(shù)來縮短存儲(chǔ)器的讀出時(shí)間---相聯(lián)存儲(chǔ)器(2)結(jié)構(gòu)技術(shù)

由于CPU和主存儲(chǔ)器在速度上不匹配，限制了高速計(jì)算。為了使CPU不至因?yàn)榈却鎯?chǔ)器讀寫操作的完成而無事可做，可以采取一些加速CPU和存儲(chǔ)器之間有效傳輸?shù)奶厥獯胧?。雙端口存儲(chǔ)器多模塊交叉存儲(chǔ)器相聯(lián)存儲(chǔ)器高性能存儲(chǔ)器雙端口存儲(chǔ)器1.雙端口存儲(chǔ)器的邏輯結(jié)構(gòu)雙端口存儲(chǔ)器

——指同一個(gè)存儲(chǔ)器具有兩組相互獨(dú)立的讀寫控制線路，

是一種高速工作的存儲(chǔ)器。雙讀單寫端口存儲(chǔ)器單元結(jié)構(gòu)多模塊交叉存儲(chǔ)器

并行主存系統(tǒng)大存儲(chǔ)器在一個(gè)存儲(chǔ)周期中讀出的不是一個(gè)存儲(chǔ)單元的w位信息，而是n個(gè)字，這樣在單位時(shí)間里存儲(chǔ)器提供的信息量可提高n倍，這樣組織的主存系統(tǒng)稱為并行主存系統(tǒng)。1.并行主存系統(tǒng)w位w位……w位M0M1Mn-12.多模塊交叉存儲(chǔ)器1）.存儲(chǔ)器的模塊化組織

一個(gè)由若干個(gè)模塊組成的主存儲(chǔ)器是線性編址的。這些地址在各模塊中有兩種安排方式：

順序方式

交叉方式順序方式各模塊一個(gè)接一個(gè)串行工作。交叉方式

連續(xù)地址分布在相鄰的不同模塊內(nèi)，同一個(gè)模塊內(nèi)的地址都是不連續(xù)的。對(duì)連續(xù)字的成塊傳送可實(shí)現(xiàn)多模塊流水式并行存取，大大提高存儲(chǔ)器的帶寬。2）.

多模塊交叉存儲(chǔ)器編址方式

如果在M個(gè)模塊上交叉編址(M=2k)，則稱為模M交叉編址。設(shè)存儲(chǔ)器包括M個(gè)模塊，每個(gè)模塊的容量為L，各存儲(chǔ)模塊進(jìn)行低位交叉編址，連續(xù)的地址分布在相鄰的模塊中。第i個(gè)模塊Mi的地址編號(hào)應(yīng)按下式給出：

M·j+i

其中，j=0,1,2,…,L-1i=0,1,2,…,M-1

一般模塊數(shù)M取2的k次冪，高檔微機(jī)M值可取2或4，大型計(jì)算機(jī)M取16至32。模塊地址模塊n-k位k位譯碼器2k-1...i...0kn-kABDBABDBMiABDBMOAB:地址寄存器DB:數(shù)據(jù)寄存器Mi:第i個(gè)存儲(chǔ)模塊圖3-24多體交叉編址方式M2k-1模體地址編址序列對(duì)應(yīng)二進(jìn)制地址最低二位M0M1M2M30,4,8,12,...4j+0,...1,5,9,13,...4j+1,...2,6,10,14,...4j+2,...3,7,11,15,...4j+3,...00011011模四交叉各模塊的編址序列3）.多模塊交叉存儲(chǔ)器存取控制方式多模塊交叉存儲(chǔ)器可以有兩種不同的方式進(jìn)行訪問：一種是所有模塊同時(shí)啟動(dòng)一次存儲(chǔ)周期，相對(duì)各自的數(shù)據(jù)寄存器并行地讀出或?qū)懭胄畔?；稱為“同時(shí)訪問”，同時(shí)訪問要增加數(shù)據(jù)總線寬度。(2)另一種是M個(gè)模塊按一定的順序輪流啟動(dòng)各自的訪問周期，啟動(dòng)兩個(gè)相鄰模塊的最小時(shí)間間隔等于單模塊訪問周期的1/M。稱為“交叉訪問”。單模塊訪問周期TM0M1M2MM-10TM2TMM-1MTt交叉訪問的存儲(chǔ)器工作時(shí)間圖4）.多模塊交叉存儲(chǔ)器的基本結(jié)構(gòu)?

每個(gè)模塊各自以等同的方式與CPU傳送信息。?CPU同時(shí)訪問四個(gè)模塊，由存儲(chǔ)器控制部件控制它們分時(shí)使用數(shù)據(jù)總線進(jìn)行信息傳遞。?對(duì)每一個(gè)模塊來說，從CPU給出訪存命令直到讀出信息仍然使用了一個(gè)存取周期時(shí)間；?對(duì)CPU來說，它可以在一個(gè)存取周期中連續(xù)訪問4個(gè)模塊；?各模塊的讀寫過程重疊進(jìn)行，所以這是一種并行存儲(chǔ)器結(jié)構(gòu)。相聯(lián)存儲(chǔ)器

相聯(lián)存儲(chǔ)器不是按地址訪問的存儲(chǔ)器，而是按內(nèi)容尋址的存儲(chǔ)器。1.相聯(lián)存儲(chǔ)器的基本原理如下表：職工號(hào)姓名出生年月工資數(shù)800540920750610張明王芳李平趙洪周進(jìn)1940.21960.11943.31945.21965.920001200150014001000物理地址

nn+1n+2n+3n+4?

相聯(lián)存儲(chǔ)器是指其中任一存儲(chǔ)項(xiàng)內(nèi)容作為地址來存取的存儲(chǔ)器。?

選用來尋址存儲(chǔ)器的子段叫做關(guān)鍵字，簡稱“鍵”。?這樣，存放在相聯(lián)存儲(chǔ)器中的項(xiàng)可以看成具有下列格式：

KEY，DATA

其中KEY是地址，DATA是被讀寫信息。?相聯(lián)存儲(chǔ)器的基本原理是把存儲(chǔ)單元所存內(nèi)容的某一部分作為檢索項(xiàng)(即關(guān)鍵字項(xiàng))，去檢索該存儲(chǔ)器，并將存儲(chǔ)器中與該檢索項(xiàng)符合的存儲(chǔ)單元內(nèi)容進(jìn)行讀出或?qū)懭搿Ｏ嗦?lián)存儲(chǔ)器——單元結(jié)構(gòu)01DWEDMQSMK比較結(jié)果存儲(chǔ)數(shù)據(jù)輸出屏蔽控制讀寫控制2.相聯(lián)存儲(chǔ)器的組成相聯(lián)存儲(chǔ)器——訪問實(shí)例3.相聯(lián)存儲(chǔ)器舉例××××××××××...0011111000.........01.....................SRRWSR076543218nCRMR......字iW-1...位...?設(shè)存儲(chǔ)器有W個(gè)字，字長n位。?

CR位比較寄存器，字長也為n位，存放要比較的數(shù)（或要檢索的內(nèi)容）。?

MR為屏蔽寄存器，與CR配合適用，字長也為n位。當(dāng)按比較數(shù)的部分內(nèi)容進(jìn)行檢索時(shí)，相應(yīng)地把MR中要比較的位設(shè)置成“1”，不要比較的位設(shè)置成“0”。圖中表示需要按2～6位的內(nèi)容進(jìn)行比較，所以MR的2—6位為“1”，其余各位均置“0”。置成“1”的字段稱為關(guān)鍵字段。?

SRR為查找結(jié)果寄存器，字長為W位，假如比較結(jié)果第i個(gè)字滿足要求，則SRR中的第i位為“1”，其余各位均為“0”，若同時(shí)有n個(gè)字滿足要求，則相應(yīng)地就有n位為“1”。?有的相聯(lián)存儲(chǔ)器還設(shè)置有字選擇寄存器WSR，用來確定哪些字參與檢索，若字選擇寄存器某位為“1”，則表示其對(duì)應(yīng)的存儲(chǔ)字參與檢索；若某位為“0”，則表示其對(duì)應(yīng)的存儲(chǔ)字不參與檢索。下面舉例說明之。假如某高校學(xué)生入學(xué)考試總成績已存入相聯(lián)存儲(chǔ)器，如圖所示。今要求列出“總分”在560分和600分范圍內(nèi)的考生名單?？梢杂枚尾檎彝瓿桑旱谝淮握页觥翱偡帧贝笥?59分的考生名單;第二次從名單中再找出總分小于601分的考生；因此分別將559分和601分作為關(guān)鍵字段內(nèi)容置于比較寄存器中。

在計(jì)算機(jī)系統(tǒng)中，相聯(lián)存儲(chǔ)器主要用于虛擬存儲(chǔ)器中存放分段表、頁表和快表；在高速緩沖存儲(chǔ)器中，相聯(lián)存儲(chǔ)器作為存放cache的行地址之用。這是因?yàn)?，在這兩種應(yīng)用中，都需要快速查找。?為了進(jìn)行檢索，還要求相聯(lián)存儲(chǔ)器能進(jìn)行各種比較操作（相等、不等、小于、大于、求最大值和最小值等）。?比較操作是并行進(jìn)行的，即CR中的關(guān)鍵字段與存儲(chǔ)器的所有

W個(gè)字的相應(yīng)字段同時(shí)進(jìn)行比較。這由相聯(lián)存儲(chǔ)器的具體電路實(shí)現(xiàn)，極大地提高了處理速度。

元件故障、噪聲干擾等各種因素常常導(dǎo)致計(jì)算機(jī)在處理信息過程中出現(xiàn)錯(cuò)誤。為了防止錯(cuò)誤,可將信號(hào)采用專門的邏輯線路進(jìn)行編碼以檢測錯(cuò)誤,甚至校正錯(cuò)誤。

通常的方法是：在每個(gè)字上添加一些校驗(yàn)位,用來確定字中出現(xiàn)錯(cuò)誤的位置。常用方法：

奇偶校驗(yàn)碼；海明校驗(yàn)與糾錯(cuò)碼；循環(huán)冗余校驗(yàn)碼。1.為什么設(shè)置校驗(yàn)碼校驗(yàn)碼1、碼字：由若干位代碼組成，滿足某種編碼規(guī)律的一個(gè)代碼字。例：編碼規(guī)則“代碼中1的個(gè)數(shù)為奇數(shù)”則

“01001001”合法“11001001”不合法2、碼距：碼距指任何一種編碼的任兩組二進(jìn)制代碼中，其對(duì)應(yīng)位置的代碼最少有幾個(gè)二進(jìn)制位不相同。例：若用4位二進(jìn)制數(shù)表示16種狀態(tài)，16種狀態(tài)都用，則碼距L=1。若用4位二進(jìn)制數(shù)表示8種狀態(tài)，而把另外8種狀態(tài)作為非法編碼，此時(shí)的碼距L=2。3、最小碼距：指一種編碼的任意兩個(gè)碼字中間，對(duì)應(yīng)位置代碼變化的最少個(gè)數(shù)。8421BCD碼01111001L=3

而01000101L=14、數(shù)據(jù)校驗(yàn)的實(shí)現(xiàn)原理：數(shù)據(jù)校驗(yàn)碼是在合法的數(shù)據(jù)編碼之間，加進(jìn)一些不允許出現(xiàn)的(非法的)編碼，使合法的數(shù)據(jù)編碼出現(xiàn)錯(cuò)誤時(shí)成為非法編碼。這樣就可以通過檢測編碼的合法性達(dá)到發(fā)現(xiàn)錯(cuò)誤的目的。數(shù)據(jù)校驗(yàn)碼原理2.奇偶校驗(yàn)

原理：在k位數(shù)據(jù)碼之外增加1位校驗(yàn)位，使k+1位碼字中取值為1的位數(shù)保持為

偶數(shù)（偶校驗(yàn)）或奇數(shù)（奇校驗(yàn)）偶校驗(yàn)奇校驗(yàn)校驗(yàn)位00010001100010

0101010100101

1原有數(shù)據(jù)位

兩個(gè)新的碼字例如：

同理,偶校驗(yàn)位Ｃ定義為

C＝x0⊕x1⊕…⊕xn-1

即x中包含偶數(shù)個(gè)1時(shí),才使C＝0。

設(shè)x＝(x0

x1…xn-1)是一個(gè)n位字,則奇校驗(yàn)位Ｃ定義為

C＝x0⊕x1⊕…⊕xn-1

式中⊕代表按位加,只有當(dāng)x中包含有奇數(shù)個(gè)1時(shí),C＝0。定義：例已知下表中左面一欄有5個(gè)字節(jié)的數(shù)據(jù)。請(qǐng)分別用奇校驗(yàn)和偶校驗(yàn)進(jìn)行編碼。數(shù)據(jù)偶校驗(yàn)編碼Ｃ奇校驗(yàn)編碼Ｃ1010101001010100000000000111111111111111101010100101010000000000011111111111111110101010010101000000000001111111111111110101010101特點(diǎn)：奇偶校驗(yàn)可提供單（奇數(shù)）個(gè)錯(cuò)誤檢測，但無法檢測多（偶數(shù)）個(gè)錯(cuò)誤,

更無法識(shí)別錯(cuò)誤信息的位置及糾正錯(cuò)誤。

發(fā)送：x0

x1…xn-1C

（算出C加到需發(fā)送字的后面）接收：x0'

x1'

…xn-1

'

C'

計(jì)算：F＝x'0⊕x'1⊕…⊕x'n-1⊕C'

結(jié)果：若F＝1，意味著收到的信息有錯(cuò)；若F＝0，表明x字傳送正確。校驗(yàn)方法：

(以偶校驗(yàn)為例)奇偶校驗(yàn)碼常用于存儲(chǔ)器讀寫檢查，或ASCII字符傳送過程中的檢查。糾錯(cuò)碼功能從M位數(shù)據(jù)中產(chǎn)生一組新的K位校驗(yàn)碼與取出的糾錯(cuò)碼功能校驗(yàn)位碼作比較：1、無錯(cuò)誤2、檢測到差錯(cuò)，并可以糾正。3、檢測到差錯(cuò)，但無法糾正。1．原理 海明校驗(yàn)碼的實(shí)現(xiàn)原理是：在數(shù)據(jù)位中加入幾個(gè)校驗(yàn)位，將數(shù)據(jù)代碼的碼距均勻地拉大，并把數(shù)據(jù)的每個(gè)二進(jìn)制位分配在幾個(gè)奇偶校驗(yàn)組中。當(dāng)某一位出錯(cuò)后，就會(huì)引起有關(guān)的幾個(gè)校驗(yàn)位的值發(fā)生變化，這不但可以發(fā)現(xiàn)錯(cuò)誤，還能指出是哪一位出錯(cuò)，為進(jìn)一步自動(dòng)糾錯(cuò)提供了依據(jù)。2．編碼規(guī)則 若海明碼的最高位號(hào)為m，最低位號(hào)為1，即ＨmＨm-1…Ｈ2Ｈ1，則海明碼的編碼規(guī)則是：（1）校驗(yàn)位與數(shù)據(jù)位之和為m，每個(gè)校驗(yàn)位Pi在海明碼中被分在位號(hào)2i-1的位置上，其余各位為數(shù)據(jù)位，并按從低向高逐位依次排列的關(guān)系分配各數(shù)據(jù)位。（2）海明碼的每一位位碼Hi（包括數(shù)據(jù)位和校驗(yàn)位）由多個(gè)校驗(yàn)位校驗(yàn)，其關(guān)系是被校驗(yàn)的每一位位號(hào)要等于校驗(yàn)它的各校驗(yàn)位的位號(hào)之和。海明校驗(yàn)碼3．增添校驗(yàn)位 假設(shè)欲檢測的有效信息為n位，需增加的校驗(yàn)位為k位，則校驗(yàn)碼的長度為n+k位。校驗(yàn)位的狀態(tài)組合，應(yīng)當(dāng)具有指出n+k位中任一位有錯(cuò)或無錯(cuò)的能力，即需要區(qū)別出n+k+1種狀態(tài)。應(yīng)滿足以下關(guān)系式：2k≥n+k+1

這個(gè)關(guān)系式稱為海明不等式，若信息位長度n確定后，由此可得到校驗(yàn)位k的最短長度。 確定校驗(yàn)位后，就可以與信息位組成海明校驗(yàn)位。假設(shè)數(shù)據(jù)位是7位二進(jìn)制編碼，據(jù)上所述，校驗(yàn)位的位數(shù)k為4,故海明碼的總位數(shù)為11。它們的排列關(guān)系可表示為：海明碼位號(hào)：H11H10H9H8H7H6H5H4H3H2H1

海明碼：D7D6D5

P4

D4D3D2P3D1P2P1

可知：每個(gè)校驗(yàn)位由其本身校驗(yàn)；每個(gè)數(shù)據(jù)位由若干校驗(yàn)位校驗(yàn)。4．校驗(yàn)位校驗(yàn)任務(wù)的分配 根據(jù)海明碼的編碼規(guī)則，每一位海明碼都有多個(gè)校驗(yàn)位校驗(yàn)，且被校驗(yàn)的每一位的位號(hào)等于參與校驗(yàn)它的幾個(gè)校驗(yàn)位的位號(hào)之和。

占據(jù)各權(quán)位上的校驗(yàn)位按權(quán)組成的8421碼，正好等于海明碼的位號(hào)，即海明碼的位號(hào)Hi正好等于要校驗(yàn)它的校驗(yàn)位所占權(quán)位權(quán)值之和。例如：H11＝P4×23＋P2×22＋P1×21這說明了H11位將由P4、P2、P1進(jìn)行校驗(yàn)。校驗(yàn)位P1可以校驗(yàn)：H1、H3、H5、H7、H9、H11、H13、H15校驗(yàn)位P2可以校驗(yàn)：H2、H3、

H6、H7、H10、H11、H14、H15校驗(yàn)位P3可以校驗(yàn)：H4、H5、

H6、

H7、H12、H13、H14、H15校驗(yàn)位P4可以校驗(yàn)：H8、H9、

H10、H11、H12、H13、H14、H15根據(jù)校驗(yàn)時(shí)偶校驗(yàn)，可以寫出相應(yīng)的校驗(yàn)方程。例：設(shè)有一個(gè)7位信息碼位0110001，求它的海明碼。解：此例中，信息位n=7，根據(jù)海明不等式，可求得校驗(yàn)位最短長度k=4。其海明碼先表示如下：海明碼位號(hào)：H11H10H9H8H7H6H5H4H3H2H1海明碼：0

1

1P4000

P31P2P1按偶校驗(yàn)寫出校驗(yàn)方程為：H1H3H5H7H9H11＝0（P1＝H1）H2H3

H6H7H10H11＝0（P2＝H2）H4H5

H6H7＝0（P3＝H4）H8H9

H10H11＝0（P4＝H8）由此可得：P1＝0、P2＝0、P3＝0、P4＝0，所以0110001的海明碼為01100000100。

方法：將錯(cuò)了的碼字重新代入校驗(yàn)方程校驗(yàn)一次即可。假設(shè)上面例子中的海明碼01100000100傳送后，若H6位發(fā)生了錯(cuò)誤，變成了01100100100，這時(shí)把它們代入上面的偶校驗(yàn)校驗(yàn)方程，如下：

H1H3H5H7H9H11＝010010=0=E1H2H3

H6H7H10H11＝011010=1=E2H4H5

H6

H7＝0010=1=E3H8H9

H10H11＝0110