微機(jī)化測(cè)控系統(tǒng)第七章

第七章抗干擾技術(shù)

內(nèi)容:噪聲干擾的形成、硬件抗干擾技術(shù)、軟件抗干擾技術(shù)重點(diǎn)：噪聲干擾的形成、軟件抗干擾技術(shù)難點(diǎn)：硬件抗干擾技術(shù)、干擾的定義干擾是指對(duì)系統(tǒng)的正常工作產(chǎn)生不良影響的內(nèi)部或外部因素。從廣義上講，機(jī)電一體化系統(tǒng)的干擾因素包括電磁干擾、溫度干擾、濕度干擾、聲波干擾和振動(dòng)干擾等等。電磁干擾是指在工作過程中受環(huán)境因素的影響，出現(xiàn)的一些與有用信號(hào)無(wú)關(guān)的，并且對(duì)系統(tǒng)性能或信號(hào)傳輸有害的電氣變化現(xiàn)象。形成干擾的三個(gè)要素干擾源：產(chǎn)生干擾信號(hào)的設(shè)備被稱為干擾源，如變壓器、繼電器、微波設(shè)備、電機(jī)、無(wú)繩電話和高壓電線等都可以產(chǎn)生空中電磁信號(hào)傳播途徑：噪聲源到接收電路間的耦合通道。接收載體：接收載體是指受影響的設(shè)備的某個(gè)環(huán)節(jié)，該環(huán)節(jié)吸收了干擾信號(hào)，并轉(zhuǎn)化為對(duì)系統(tǒng)造成影響的電器參數(shù)。7-1-1噪聲源一、內(nèi)部噪聲源1、電路元器件產(chǎn)生的固有噪聲，電阻熱噪聲、晶體管閃爍噪聲2、感性負(fù)載切換時(shí)產(chǎn)生的噪聲干擾，3、接觸噪聲（兩種材料之間的不完全接觸而引起導(dǎo)電率起伏所產(chǎn)生的噪聲，如虛焊或漏焊）2。感性負(fù)載切換時(shí)產(chǎn)生的噪聲干擾在微機(jī)測(cè)控系統(tǒng)中常使用具有較大電感量的元件或設(shè)備，諸如繼電器、電動(dòng)機(jī)、電磁閥等。當(dāng)電感回路的電流被切斷時(shí)，會(huì)產(chǎn)生很大的反電勢(shì)而形成噪聲干擾。這種反電勢(shì)甚至可能擊穿電路中晶體管之類的器件，反電勢(shì)形成的噪聲干擾能產(chǎn)生電磁場(chǎng)，對(duì)系統(tǒng)中的其它電路產(chǎn)生干擾。對(duì)于反電勢(shì)干擾，可采用如下措施：2。感性負(fù)載切換時(shí)產(chǎn)生的噪聲干擾圖7-1-1感性負(fù)載的干擾抑制網(wǎng)絡(luò)7-1-1噪聲源二、外部噪聲源1、天體和天電干擾2、放電干擾：電動(dòng)機(jī)的電刷和整流子間的周期性瞬間放電，電焊、電火花加工機(jī)床、電氣開關(guān)設(shè)備中的開關(guān)通斷，電氣機(jī)車和電車導(dǎo)電線與電刷間的放電等。3、射頻干擾：電視廣播、雷達(dá)及無(wú)線電收發(fā)機(jī)等，對(duì)鄰近電子設(shè)備的干擾。

4、工頻干擾:大功率輸、配電線與鄰近測(cè)試系統(tǒng)的傳輸線通過耦合產(chǎn)生的干擾。7-1-2噪聲的耦合方式靜電耦合（電容性耦合）電磁耦合（電感性耦合）：磁場(chǎng)耦合干擾是指大電流周圍磁場(chǎng)對(duì)機(jī)電一體化設(shè)備回路耦合形成的干擾。漏電耦合干擾（電阻性耦合）：漏電耦合干擾是因絕緣電阻降低而由漏電流引起的干擾，多發(fā)生于工作條件比較惡劣的環(huán)境或器件性能退化、器件本身老化的情況下。共阻抗干擾：共阻抗干擾是指電路各部分公共導(dǎo)線阻抗、地阻抗和電源內(nèi)阻壓降相互耦合形成的干擾,這是機(jī)電一體化系統(tǒng)普遍存在的一種干擾。如圖7-1所示的串聯(lián)接地方式，由于接地電阻的存在，三個(gè)電路的接地電位明顯不同。電磁輻射干擾：由各種大功率高頻、中頻發(fā)生裝置,各種電火花以及電臺(tái)、電視臺(tái)等產(chǎn)生的高頻電磁波向周圍空間輻射，形成電磁輻射干擾。雷電和宇宙空間也會(huì)有電磁波干擾信號(hào)。7-1-2噪聲的耦合方式一、靜電偶合（電容性耦合）寄生的含義就是本來沒有在那個(gè)地方設(shè)計(jì)電容，但由于布線構(gòu)之間總是有互容，互感就好像是寄生在布線之間的一樣，所以叫寄生電容。寄生電容一般是指電感，電阻，芯片引腳等在高頻情況下表現(xiàn)出來的電容特性。實(shí)際上，一個(gè)電阻等效于一個(gè)電容，一個(gè)電感，和一個(gè)電阻的串連，在低頻情況下表現(xiàn)不是很明顯，而在高頻情況下，等效值會(huì)增大，不能忽略。兩個(gè)電路之間存在的寄生電容，產(chǎn)生靜電效應(yīng)而引起的干擾，多發(fā)生在小電流、高電壓噪聲源對(duì)測(cè)試系統(tǒng)的干擾。如下頁(yè)圖7-1-2所示圖7-1-2靜電電容耦合示意圖圖中導(dǎo)線1是干擾源，導(dǎo)線2為測(cè)試系統(tǒng)傳輸線，C1、C2分別為導(dǎo)線1、2的寄生電容，C12是導(dǎo)線1和2之間的寄生電容，R為導(dǎo)線2被干擾電路的等效輸入阻抗。當(dāng)干擾源的電壓U1和角頻率ω一定時(shí)，要降低靜電電容性耦合效應(yīng)就必須減小電路的等效輸入阻抗R和寄生電容C12。7-1-2噪聲的耦合方式二、電磁干擾（電感性耦合）兩個(gè)電路之間存在的互感。多發(fā)生在大電流、低電壓噪聲源對(duì)測(cè)試系統(tǒng)的干擾。圖7-1-3兩個(gè)電路之間的互感7-1-2噪聲的耦合方式三、漏電耦合（電阻性耦合）由于絕緣不良，流經(jīng)絕緣電阻的漏電使電測(cè)裝置引起干擾。圖7-1-4電阻耦合等效電路7-1-2噪聲的耦合方式四、共阻抗耦合兩個(gè)或兩個(gè)以上的電路有公共阻抗時(shí)，一個(gè)電路中的電流變化在公共阻抗端產(chǎn)生的電壓。這個(gè)電壓會(huì)影響與公共阻抗相連的其他電路的工作，成為其干擾電壓。1、電源內(nèi)阻抗的耦合干擾當(dāng)一個(gè)電源對(duì)幾路供電時(shí)，電源內(nèi)部電阻R0就是公共阻抗，當(dāng)某一路電流變化時(shí)，公共阻抗上產(chǎn)生的電壓就構(gòu)成了對(duì)其他電路干擾源，如下圖7-1-5。7-1-2噪聲的耦合方式圖7-1-5電源共阻抗耦合干擾為了抑制電源內(nèi)阻抗的耦合干擾，可采取如下措施：①減小電源的內(nèi)阻；②在電路中增加電源退耦濾波電路。7-1-2噪聲的耦合方式2、公共地線耦合干擾由于公共地線存在一定的阻抗，當(dāng)電流通過時(shí)會(huì)產(chǎn)生干擾電壓。如圖圖7-1-6公共地線耦合干擾圖中R1,R2,R3為地線電阻，A1,A2為前置電壓放大器，A3為功率放大器，A3級(jí)的電流I3較大，通過地線電阻R3時(shí)產(chǎn)生的電壓為U3=I3R3,U3就會(huì)對(duì)A1、A2產(chǎn)生干擾。7-1-2噪聲的耦合方式3、輸出阻抗耦合干擾輸出向幾路負(fù)載供電時(shí)，任何一路負(fù)載電壓的變化都會(huì)通過線路公共阻抗耦合而影響其他的輸出，產(chǎn)生干擾。7-1-2噪聲的耦合方式圖7-1-7輸出阻抗耦合干擾圖為一個(gè)信號(hào)輸出電路同時(shí)向三路負(fù)載提供信號(hào)的示意圖。ZS為信號(hào)輸出電路的輸出阻抗，Z0為輸出接線阻抗，ZL為負(fù)載阻抗。若A路輸出電壓產(chǎn)生變化ΔUA,它將在負(fù)載B上引起ΔUB的變化，ΔUB就是干擾電壓。一般ZL≥ZS≥Z0，故由上圖可得ΔUB≈ΔUAZS/ZL。公式表明，減小輸出阻抗ZS，可減小由輸出阻抗耦合產(chǎn)生的干擾ΔUB。7-1-2噪聲的耦合方式7-1-3噪聲的干擾模式在電路中，干擾信號(hào)通常以串模干擾和共模干擾形式與有用信號(hào)一同傳輸。1.串模信號(hào) 串模干擾是疊加在被測(cè)信號(hào)上的干擾信號(hào)，也稱橫向干擾。產(chǎn)生串模干擾的原因有分布電容的靜電耦合、長(zhǎng)線傳輸?shù)幕ジ?、空間電磁場(chǎng)引起的磁場(chǎng)耦合以及50Hz的工頻干擾等。 在機(jī)電一體化系統(tǒng)中，被測(cè)信號(hào)是直流（或變化比較緩慢的）信號(hào)，而干擾信號(hào)經(jīng)常是一些雜亂的波形并含有尖峰脈沖，如圖7-2(c)所示。圖7-2中Us表示理想測(cè)試信號(hào)，Uc表示實(shí)際傳輸信號(hào)，Ug表示不規(guī)則干擾信號(hào)。干擾可能來自信號(hào)源內(nèi)部（圖7-2(a)），也可能來自于導(dǎo)線的感應(yīng)（圖7-2(b)）。圖串模干擾示意圖共模干擾往往是指同時(shí)加載在各個(gè)輸入信號(hào)接口端的共有的信號(hào)干擾。圖7-3所示的電路中，檢測(cè)信號(hào)輸入A/D轉(zhuǎn)換器，A/D轉(zhuǎn)換器的兩個(gè)輸入端上即存在公共的電壓干擾。由于輸入信號(hào)源與主機(jī)有較長(zhǎng)的距離，輸入信號(hào)Us的參考接地點(diǎn)和計(jì)算機(jī)控制系統(tǒng)輸入端參考接地點(diǎn)之間存在電位差Ucm。這個(gè)電位差就在轉(zhuǎn)換器的兩個(gè)輸入端上形成共模干擾。以計(jì)算機(jī)接地點(diǎn)為參考點(diǎn)，加到輸入點(diǎn)A上的信號(hào)為Us+Ucm，加到輸入點(diǎn)B上的信號(hào)為Ucm。2.共模干擾圖7-3共模干擾示意圖7.2抗干擾的措施屏蔽隔離濾波接地屏蔽是指利用導(dǎo)電或?qū)Т挪牧现瞥傻暮袪罨驓钇帘误w，將干擾源或干擾對(duì)象包圍起來，從而割斷或削弱干擾場(chǎng)的空間耦合通道，阻止其電磁能量的傳輸。按需屏蔽的干擾場(chǎng)的性質(zhì)不同一、屏蔽的類型和原理 1、靜電屏蔽

是為了消除或抑制由于電場(chǎng)耦合引起的干擾?？招膶?dǎo)體內(nèi)部沒有靜電荷。 2、電磁屏蔽 高頻電磁場(chǎng)能夠在導(dǎo)體中產(chǎn)生渦流，利用渦流可以抵消高頻干擾的磁場(chǎng)。主要用于防止高頻電磁干擾。 3、磁屏蔽 利用高導(dǎo)磁材料制成屏蔽罩，使低頻磁場(chǎng)干擾的磁力線在屏蔽罩內(nèi)形成回路，達(dá)到抑制低頻磁場(chǎng)。二、屏蔽的結(jié)構(gòu)形式：主要有屏蔽罩、屏蔽柵網(wǎng)、屏蔽銅箔、隔離倉(cāng)和導(dǎo)電涂料等。

7.2.1屏蔽磁場(chǎng)屏蔽是為了消除或抑制由于磁場(chǎng)耦合引起的干擾。如圖7-4所示的變壓器，在變壓器繞組線包的外面包一層銅皮作為漏磁短路環(huán)。在如圖7-5所示的同軸電纜）中，為防止信號(hào)在傳輸過程中受到電磁干擾，在電纜線中設(shè)置了屏蔽層。圖7-4變壓器的屏蔽圖7-5同軸電纜示意圖1.光電隔離光電隔離是以光作為媒介在隔離的兩端之間進(jìn)行信號(hào)傳輸?shù)?，所用的器件是光電耦合器。由于光電耦合器在傳輸信息時(shí)，不是將其輸入和輸出的電信號(hào)進(jìn)行直接耦合，而是借助于光作為媒介物進(jìn)行耦合的，因而具有較強(qiáng)的隔離和抗干擾能力。圖7-6(a)所示為一般光電耦合器組成的輸入/輸出線路。在控制系統(tǒng)中，它既可以用作一般輸入/輸出的隔離，也可以代替脈沖變壓器起線路隔離與脈沖放大作用。由于光電耦合器具有二極管、三極管的電氣特性，使它能方便地組合成各種電路；又由于它靠光耦合傳輸信息，使它具有很強(qiáng)的抗電磁干擾的能力，因而在機(jī)電一體化產(chǎn)品中獲得了極其廣泛的應(yīng)用。

7.2.2隔離光電隔離隔離原理對(duì)于交流信號(hào)的傳輸,一般使用變壓器隔離干擾信號(hào)的辦法。隔離變壓器也是常用的隔離部件，用來阻斷交流信號(hào)中的直流干擾和抑制低頻干擾信號(hào)的強(qiáng)度,如圖7-6(b)所示的變壓器耦合隔離電路。隔離變壓器把各種模擬負(fù)載和數(shù)字信號(hào)源隔離開來，也就是把模擬地和數(shù)字地?cái)嚅_。傳輸信號(hào)通過變壓器獲得通路，而共模干擾由于不形成回路而被抑制。2.變壓器隔離變壓器隔離原理 繼電器線圈和觸點(diǎn)僅有機(jī)械上的聯(lián)系，而沒有直接的電的聯(lián)系，因此可利用繼電器線圈接收電信號(hào)，而利用其觸點(diǎn)控制和傳輸電信號(hào)，從而可實(shí)現(xiàn)強(qiáng)電和弱電的隔離（如圖7-8所示）。同時(shí)，繼電器觸點(diǎn)較多，且其觸點(diǎn)能承受較大的負(fù)載電流，因此應(yīng)用非常廣泛。 3.繼電器隔離圖7-8繼電器隔離濾波是抑制干擾傳導(dǎo)的一種重要方法。由于干擾源發(fā)出的電磁干擾的頻譜往往比要接收的信號(hào)的頻譜寬得多，因而當(dāng)接收器接收有用信號(hào)時(shí)，也會(huì)接收到那些不希望有的干擾。圖7-9所示為計(jì)算機(jī)電源采用的一種LC低通濾波器的接線圖。含有瞬間高頻干擾的220V工頻電源通過截止頻率為50Hz的濾波器，其高頻信號(hào)被衰減，只有50Hz的工頻信號(hào)通過濾波器到達(dá)電源變壓器，保證正常供電。

7.2.3濾波圖7-9低通濾波器圖7-10(a)所示為觸點(diǎn)抖動(dòng)抑制電路，對(duì)抑制各類觸點(diǎn)或開關(guān)在閉合或斷開瞬間因觸點(diǎn)抖動(dòng)所引起的干擾是十分有效的。圖7-10(b)所示電路是交流信號(hào)抑制電路，主要用于抑制電感性負(fù)載在切斷電源瞬間所產(chǎn)生的反電勢(shì)。這種阻容吸收電路可以將電感線圈的磁場(chǎng)釋放出來的能量轉(zhuǎn)化為電容器電場(chǎng)的能量?jī)?chǔ)存起來，以降低能量的消散速度。圖7-10(c)所示電路是輸入信號(hào)的阻容濾波電路，類似的這種線路既可作為直流電源的輸入濾波器，也可作為模擬電路輸入信號(hào)的阻容濾波器。圖7-11雙T型帶阻濾波器圖7-11所示為一種雙T型帶阻濾波器，可用來消除工頻（電源）串模干擾。圖中輸入信號(hào)U1經(jīng)過兩條通路送到輸出端。一、接地的基本概念1、測(cè)控系統(tǒng)中的地線種類信號(hào)地：傳感器本身的零電位基準(zhǔn)線模擬地：模擬信號(hào)的參考點(diǎn)，最后匯總到供電的直流電源上。數(shù)字地：數(shù)字信號(hào)的參考點(diǎn)，最后匯總到供電的直流電源上。負(fù)載地：大功率負(fù)載或感性負(fù)載的地線。也叫噪聲地系統(tǒng)地：將數(shù)字地、模擬地、負(fù)載地的最后匯合點(diǎn)。7-2-4接地技術(shù)2、共地和浮地浮地：系統(tǒng)地與大地絕緣，則該系統(tǒng)稱為浮地系統(tǒng)。共地系統(tǒng)：把系統(tǒng)地與大地連接在一起。①宜采用共地系統(tǒng)；②接地點(diǎn)與交流電源接地點(diǎn)距離不少于800米，接地棒深埋并與電力線垂直。3、接地方式單點(diǎn)接地：兩個(gè)或兩個(gè)以上的電路共用一段地線的接地方法稱為串聯(lián)單點(diǎn)接地。容易受到別的電路干擾。適合于地電流比較小電路。圖7-2-1串聯(lián)單點(diǎn)接地方式串聯(lián)接地方式的缺點(diǎn)：離接地點(diǎn)越遠(yuǎn)，電路中出現(xiàn)的噪聲干擾越大。圖7-12并聯(lián)一點(diǎn)接地圖7-12所示是并聯(lián)一點(diǎn)接地方式。這種方式在低頻時(shí)是最適用的，因?yàn)楦麟娐返牡仉娢恢慌c本電路的地電流和地線阻抗有關(guān)，不會(huì)因地電流而引起各電路間的耦合。這種方式的缺點(diǎn)是需要連很多根地線，用起來比較麻煩。 多點(diǎn)接地所需地線較多，一般適用于低頻信號(hào)。若電路工作頻率較高，電感分量大，各地線間的互感耦合會(huì)增加干擾。如圖7-13所示，各接地點(diǎn)就近接于接地匯流排或底座、外殼等金屬構(gòu)件上。2.多點(diǎn)接地圖7-13多點(diǎn)接地接地方式選擇原則一般在信號(hào)低于1MHz時(shí)采用單點(diǎn)接地方式。在信號(hào)高于10MHz時(shí)采用多點(diǎn)接地方式。在1MHz-10MHz時(shí)可采用單點(diǎn)接地，但地線長(zhǎng)度不能小于信號(hào)波長(zhǎng)的1/20。否則，用多點(diǎn)接地。

機(jī)電一體化系統(tǒng)設(shè)計(jì)時(shí)要綜合考慮各種地線的布局和接地方法。圖7-14所示是一臺(tái)數(shù)控機(jī)床的接地方法。圖7-14數(shù)控機(jī)床的接地硬件抗干擾技術(shù)3、直流電源接地點(diǎn)的選擇數(shù)字、模擬等電源地應(yīng)該各自匯于一點(diǎn)再與系統(tǒng)地相連。4、印刷線路板的接地布局模擬、數(shù)字地分別設(shè)置，盡量減少地線電阻，模擬地線可以用來隔離兩個(gè)模擬信號(hào)的有害耦合。硬件抗干擾技術(shù)5、機(jī)柜地線布局各個(gè)電路模塊的地線不要混接。各個(gè)模塊的可采用單點(diǎn)并聯(lián)接地復(fù)雜系統(tǒng)中，各個(gè)電路模塊被分裝在多層柜架上，可在各個(gè)柜架之間安裝若干個(gè)縱向匯流排連接所有的橫向匯流排。7.2.7印制電路板抗干擾技術(shù)一、合理分配電路板尺寸&合理布置器件二、合理分配印刷電路板插腳三、印刷電路板合理布線四.電源線地線的布置五.去耦電容器的配置印刷電路板尺寸要適中：過大時(shí)，印刷線條長(zhǎng)，阻抗增加，不僅抗干擾能力下降，而且成本提高；過小，則散熱不好，且易受鄰近線條干擾；一、合理分配電路板尺寸&合理布置器件器件布置的原則：印刷電路板上的器件布置應(yīng)符合電氣干擾少和易于散熱.從符合電氣干擾少角度考慮：相關(guān)器件應(yīng)盡量放得靠近些。例如晶振和CPU的時(shí)鐘信號(hào)輸入端應(yīng)相互靠近些；遠(yuǎn)離易產(chǎn)生噪聲的器件。例如信號(hào)線與其他器件應(yīng)盡量遠(yuǎn)離晶振；從散熱角度考慮：邏輯電路應(yīng)遠(yuǎn)離大電流噪聲電路。例如控制電路與驅(qū)動(dòng)電路應(yīng)分板制作。發(fā)熱元器件要考慮通風(fēng)散熱，需安裝散熱器。發(fā)熱元器件要分散布置，不能集中。熱敏感元器件要遠(yuǎn)離發(fā)熱器件或進(jìn)行熱屏蔽。I/O驅(qū)動(dòng)器件、功率放大器件盡量靠近印制電路板的邊緣、靠近引出接插件。最好把ROM、RAM、時(shí)鐘發(fā)生器等發(fā)熱較多的器件布置在印制板的偏上方部位（當(dāng)印制板豎直安裝時(shí)）或易通風(fēng)散熱的地方。一、合理分配電路板尺寸&合理布置器件二、合理分配印刷電路板插腳盡量不使用IC插座，而把IC直接焊在印制板上，這樣可減少IC插座間較大的分布電容。電源插接件與信號(hào)插接件要盡量遠(yuǎn)離，主要信號(hào)的插接件外面最好帶有屏蔽。在安排插針信號(hào)時(shí)，用一部分插針為接地針，均勻分布于各信號(hào)針之間，起到隔離干擾的作用。信號(hào)針與接地針理想的比例為1：1。輸入、出線分置三、印刷電路板合理布線1、通過元件跨接線路，不能交叉配線.2、配線不要做成環(huán)路3、不要有長(zhǎng)段的窄線并行4、旁路電容不能太長(zhǎng)5、單元的輸入和輸出線應(yīng)該用地線隔開6、信號(hào)線盡可能短印刷電路板抗干擾圖7-2-24印刷電路的輸入輸出線布置在圖(a)中，由于輸出線平行于輸入線，存在寄生電容C0，將引起寄生耦合。這種布線形式不可取。圖(b)中，由于輸出線和輸入線之間有地線，起到屏蔽作用，消除了寄生電容C0和寄生反饋，因此這種布線形式正確。數(shù)字信號(hào)地與模擬信號(hào)地分開連接，最終單點(diǎn)相連，消除地電路經(jīng)過公共阻抗而產(chǎn)生的干擾；接地線盡量加粗，盡可能減小地線阻抗，從而減小因公共阻抗耦合而產(chǎn)生的干擾；將數(shù)字地做成閉合的網(wǎng)格，可以降低各元器件之間的地線電位差，能明顯提高抗干擾能力。巨大電位差三、印刷電路板合理布線（1）盡量使用多層板，過孔要盡量少。（2）電路板銅膜線的布線盡量使用45°的折線，不要使用90°折線，以減小高頻信號(hào)的發(fā)射。其布線方式如圖8—18所示。圖8—18銅膜線的布線方式三、印刷電路板合理布線四.電源線地線的布置盡量加大線條寬度；利用電源線高頻阻抗小的特點(diǎn)，將它與邏輯信號(hào)線平行布線，以起到與地線相似的隔離作用；接地線應(yīng)盡量加粗，使它能通過三倍于印制板上的允許電流。一般接地線寬度應(yīng)在2~3mm以上。地線、電源線與信號(hào)線的關(guān)系是：地線＞電源線＞信號(hào)線。單點(diǎn)接地與多點(diǎn)接地選擇：在低頻電路中，導(dǎo)線與元器件間的電感影響較小，而接地電路中的環(huán)流引起的干擾對(duì)系統(tǒng)影響較大，因而采用一點(diǎn)接地；在高頻電路中，地線感抗變得很大，此時(shí)應(yīng)盡量降低地線阻抗，應(yīng)采用就近多點(diǎn)接地法。ABCABC四.電源線地線的布置在印刷電路板的各個(gè)關(guān)鍵部位配置去耦電容是印刷電路板設(shè)計(jì)的一項(xiàng)常規(guī)做法：在電路板電源輸入端跨接一個(gè)10～100μF(或更大)的電解電容，消除電源中的低頻干擾；在每個(gè)關(guān)鍵集成電路芯片的電源輸入端跨接一個(gè)0.01～0.1μF的陶瓷電容或鉭電容，消除電源中的高頻干擾；去耦電容的引線不能太長(zhǎng)，特別是高頻旁路電容不能有長(zhǎng)引線。五.去耦電容器的配置7-3軟件抗干擾技術(shù)軟件抗干擾技術(shù)前提條件：1、在干擾作用下，微機(jī)系統(tǒng)硬件部分不會(huì)受到任何損壞?；蛞讚p部分狀態(tài)可以被查詢。2、ROM程序區(qū)不會(huì)受到干擾。3、RAM區(qū)中的重要數(shù)據(jù)不會(huì)被破壞，或雖然可以被破壞但是可以重新建立。軟件抗干擾技術(shù)研究?jī)?nèi)容：1、采取軟件的方法抑制疊加在模擬輸入信號(hào)上的噪聲。如數(shù)字濾波器技術(shù)(見4.6節(jié))

2、程序跑飛或死循環(huán)時(shí)，采用使程序納入正規(guī)的措施。如：軟件冗余、軟件陷阱、“看門狗”技術(shù)。

軟件抗干擾技術(shù)7-3-1軟件冗余技術(shù)一、指令冗余技術(shù)主要針對(duì)程序在取指令周期時(shí)，誤將數(shù)據(jù)（操作數(shù)）取出，當(dāng)成指令（操作碼）執(zhí)行。為克服此種情況，多采用單字節(jié)指令，并在關(guān)鍵地方人為插入一些單字節(jié)指令NOP，或?qū)⒂行巫止?jié)指令重寫，稱為指令冗余。方法：1、NOP的使用（1）在三字節(jié)指令后插入兩個(gè)NOP指令可保證后面的指令不再被拆散。對(duì)程序流向起決定作用的指令和某些對(duì)系統(tǒng)狀態(tài)有重要影響的指令后面可以重復(fù)寫入NOP，則可不會(huì)將其后的指令當(dāng)操作數(shù)執(zhí)行，從而使程序納入正軌。軟件抗干擾技術(shù)（2）對(duì)程序流向起決定作用的指令(如RET、RETI、ACALL、LCALL、LJMP、JZ、JNZ、JC、JNC、DJNZ等)和某些對(duì)系統(tǒng)工作狀態(tài)起重要作用的指令(如SETB、EA等)之前插入兩條NOP指令，可保證亂飛程序迅速納入軌道，確保這些指令正確執(zhí)行。軟件抗干擾技術(shù)2、重要指令冗余對(duì)于程序流向起決定作用的指令和對(duì)系統(tǒng)狀態(tài)有重要影響的指令后面可以重復(fù)寫上這些行區(qū)。采用冗余技術(shù)使PC納入正確軌道的條件是，跑飛的PC必須指向程序運(yùn)行區(qū)，并且必須執(zhí)行到冗余指令。

二、時(shí)間冗余技術(shù)通過消耗時(shí)間資源達(dá)到糾正錯(cuò)誤的目的。1、重復(fù)檢測(cè)法通過多次檢測(cè)，看檢測(cè)結(jié)果是否一致。圖7-3-1重復(fù)檢測(cè)法對(duì)接口中的輸入數(shù)據(jù)信息進(jìn)行多次檢測(cè)，若檢測(cè)結(jié)果完全一致，則是真的輸入信號(hào)；若相鄰的檢測(cè)內(nèi)容不一致，或多次檢測(cè)結(jié)果不一致，則是偽輸入信號(hào)。兩次檢測(cè)之間應(yīng)有一定的時(shí)間間隔t，設(shè)干擾存在的時(shí)間為T，重復(fù)次數(shù)為K，則t=T/K。圖中K為重復(fù)檢測(cè)次數(shù)，t為時(shí)間間隔，將相鄰的兩次結(jié)果進(jìn)行比較，相等時(shí)對(duì)J計(jì)數(shù)，不等時(shí)對(duì)I計(jì)數(shù)。當(dāng)重復(fù)K次之后，對(duì)I、J結(jié)果進(jìn)行判別，以確定輸入信號(hào)的真?zhèn)?。軟件抗干擾技術(shù)2、重復(fù)輸出法開關(guān)量輸出抗干擾設(shè)計(jì)，主要采用重復(fù)輸出的方法，是一種提高輸出接口抗干擾性能的有效措施3、指令復(fù)執(zhí)技術(shù)重復(fù)執(zhí)行已經(jīng)發(fā)現(xiàn)錯(cuò)誤的指令。就是一旦發(fā)現(xiàn)錯(cuò)誤就重新執(zhí)行被錯(cuò)誤破壞的現(xiàn)行指令。指令復(fù)執(zhí)既可用編制程序來實(shí)現(xiàn)，也可用硬件控制來實(shí)現(xiàn)，基本的實(shí)現(xiàn)方法是：①當(dāng)發(fā)現(xiàn)錯(cuò)誤時(shí)，能準(zhǔn)確保留現(xiàn)行指令的地址，以便重新取出執(zhí)行；②現(xiàn)行指令使用的數(shù)據(jù)必須保留，以便重新取出執(zhí)行時(shí)使用。指令復(fù)執(zhí)類似于程序中斷，但又有所區(qū)別。類似的是二者都要保護(hù)現(xiàn)場(chǎng)，不同的是，程序中斷時(shí)，機(jī)器一般沒有故障，執(zhí)行完當(dāng)前指令后保留現(xiàn)場(chǎng)；但指令復(fù)執(zhí)，不能讓當(dāng)前指令執(zhí)行完，否則會(huì)保留錯(cuò)誤結(jié)果，因此，在傳送執(zhí)行結(jié)果之前就停止執(zhí)行現(xiàn)行指令，以保存上一條指令執(zhí)行的結(jié)果，且PC要后退一步。4、程序卷回技術(shù)這是針對(duì)一段程序重復(fù)執(zhí)行。5、延時(shí)避開法通過軟件延時(shí)避開大用電器開啟時(shí)間。軟件抗干擾技術(shù)軟件抗干擾技術(shù)7-3-2軟件陷阱技術(shù)此方法適用于ROM中出現(xiàn)非程序的空白區(qū)。軟件冗余方法的條件不滿足一、軟件陷阱用引導(dǎo)命令強(qiáng)行將捕獲到的亂飛程序引入復(fù)位入口地址0000H，在此處將程序轉(zhuǎn)向?qū)ｉT對(duì)程序出錯(cuò)進(jìn)行處理，使程序納入正軌。軟件陷阱形式如下頁(yè)表。軟件抗干擾技術(shù)形式之一機(jī)器碼為：0000020000形式之一機(jī)器碼為：0202020000軟件抗干擾技術(shù)二、軟件陷阱的安排1、未使用的中斷區(qū)用于處理因未使用的中斷被錯(cuò)誤的開啟而引起中斷。2、未使用的EPROM空間用跳轉(zhuǎn)指令填充未使用的EPROM空間。使程序納入正軌。3、非EPROM芯片空間當(dāng)使用的程序存儲(chǔ)器的容量不足64K時(shí)將有空余地址，當(dāng)跑飛到這部分的地址時(shí)將返回FF命令，這是MOVR7，A命令，會(huì)修改R7內(nèi)容，所以，通過如下硬件電路實(shí)現(xiàn)非EPROM芯片空間陷阱。軟件抗干擾技術(shù)圖7-3-2非EPROM區(qū)程序陷阱之一圖732中74LS08為四正與門。EPROM芯片地址空間為0000H~1FFFH,譯碼器74LS138中的Y0為其片選信號(hào)?？臻g2000H~FFFFH為非應(yīng)用空間。當(dāng)PC落入2000H~FFFFH空間時(shí)，定有Y0為高電平。當(dāng)取指令操作時(shí)，PSEN為低，從而引出中斷。在中斷服務(wù)程序中設(shè)置軟件陷阱，可將亂飛的PC迅速拉入正軌。軟件抗干擾技術(shù)4、RAM數(shù)據(jù)保護(hù)的條件陷阱通過對(duì)寫RAM的先提條件判斷，來決定是否改寫外部的RAM。方法見下頁(yè)程序：為了減小RAM中數(shù)據(jù)丟失的可能性，可在RAM寫操作之前加入條件陷阱，不滿足條件時(shí)不允許寫操作，并進(jìn)入陷阱，形成死循環(huán)，具體形式是：

MOVA,#NNHMOVDPTR，#××××HMOV6EH，#55HMOV6FH，#0AAHLCALLWRDPRETWRDP：NOPNOPNOPCJNE6EH，#55H，XJ；6EH中不為55H則落入死循環(huán)

CJNE6FH，#0AAH，XJ；6FH中不為AAH則落入死循環(huán)

MOVX@DPTR，A；A中數(shù)據(jù)寫入RAM××××H中

NOPNOPNOPMOV6EH，#00HMOV6FH，#00HRETXJ：NOP；死循環(huán)

NOPSJMPXJ落入死循環(huán)之后，可以通過下面的“看門狗”技術(shù)使其擺脫困境。軟件抗干擾技術(shù)7-3-3看門狗技術(shù)當(dāng)程序因?yàn)橄葳寤蚱渌蜻M(jìn)入死循環(huán)時(shí)，采用看門狗技術(shù)可以擺脫死循環(huán)。方法是利用計(jì)算機(jī)運(yùn)行循環(huán)程序時(shí)，時(shí)間固定的特點(diǎn)，通過計(jì)算機(jī)軟件或硬件監(jiān)控運(yùn)行時(shí)間周期，發(fā)現(xiàn)時(shí)間超時(shí)就認(rèn)為系統(tǒng)陷入了死循環(huán)。這個(gè)技術(shù)就是看門狗技術(shù)，可由軟件或硬件實(shí)現(xiàn)。軟件抗干擾技術(shù)硬件看門狗電路計(jì)數(shù)器型看門狗電路采用CD4020作為計(jì)數(shù)器，計(jì)算機(jī)ALE為第一個(gè)計(jì)數(shù)器的CLK輸入，P1.0口為第一個(gè)計(jì)數(shù)器清零端，控制第一個(gè)計(jì)數(shù)器在一定時(shí)間內(nèi)不向第二個(gè)計(jì)數(shù)器進(jìn)位，當(dāng)計(jì)算機(jī)死循環(huán)時(shí)，P1.0口不能在規(guī)定的時(shí)間內(nèi)向第一個(gè)計(jì)數(shù)器清零端發(fā)出信號(hào)，第一個(gè)計(jì)數(shù)器向第二個(gè)計(jì)數(shù)器進(jìn)位，引起第二個(gè)計(jì)數(shù)器計(jì)數(shù)，當(dāng)?shù)诙€(gè)計(jì)數(shù)器計(jì)數(shù)到一定值時(shí)，通過74LS123引起復(fù)位信號(hào)。軟件抗干擾技術(shù)圖7-3-7計(jì)數(shù)器型“看門狗”電路軟件抗干擾技術(shù)圖7-3-574LS123管腳排列與功能軟件抗干擾技術(shù)通過1#CD4020輸出端與２#CD4020的CLK的連接方式，可獲得不同的延時(shí)時(shí)間，如表732所列。軟件抗干擾技術(shù)3、采用微處理器監(jiān)控器實(shí)現(xiàn)看門狗功能MAX690、MAX692A、MAX705/706/813L等都可以實(shí)現(xiàn)看門狗功能。微處理器監(jiān)控器:為了保證微處理器可靠運(yùn)行，需配置電壓監(jiān)控電路；為實(shí)現(xiàn)掉電數(shù)據(jù)保護(hù)，需備用電池及切換電路；為使微機(jī)處理器擺脫干擾陷入的死循環(huán)，需配置Watchdog(看門狗)電路。將完成這些功能的電路集成在一個(gè)芯片當(dāng)中，稱為微處理器監(jiān)控器。軟件抗干擾技術(shù)圖7-3-8MAX813L框圖圖中WDI為看門狗輸入端，該端的作用是啟動(dòng)Watchdog定時(shí)器開始計(jì)數(shù)。RESET有效或WDI輸入高阻態(tài)時(shí)，Watchdog定時(shí)器被清零且不計(jì)數(shù)。當(dāng)復(fù)位信號(hào)RESET變?yōu)楦唠娖?，且WDI發(fā)生電平變化時(shí)，定時(shí)器開始計(jì)數(shù)，可檢測(cè)的驅(qū)動(dòng)脈寬短至50ns。若WDI懸空，則Watchdog不起作用。當(dāng)WDO為低電平，要使其恢復(fù)高電平的條件是在Vcc高于復(fù)位門的情況下：①采取手動(dòng)復(fù)位，MR有一低脈沖，發(fā)出復(fù)位信號(hào)，在復(fù)位信號(hào)的前沿，WDO變?yōu)楦唠娖?，但Watchdog被清零，且不計(jì)數(shù)；②若WDI電平發(fā)生變化，Watchdog被清零，且開始計(jì)數(shù)，同時(shí)WDO變?yōu)楦唠娖健Ｈ羰筗DI懸空，則Watchdog失效，WDO可用做低壓標(biāo)志輸出。當(dāng)Vcc降至復(fù)位門限以下，WDO為低電平，表示電壓已降低。軟件抗干擾技術(shù)二、軟件看門狗技術(shù)原因：有些干擾可能破壞計(jì)算機(jī)中斷，硬件看門狗技術(shù)無(wú)法實(shí)現(xiàn)。軟件看門狗思想：在主程序中對(duì)T0中斷程序進(jìn)行監(jiān)控，在T1中斷服務(wù)程序中對(duì)主程序進(jìn)行監(jiān)控，T0中斷監(jiān)視T1中斷。內(nèi)容：系統(tǒng)軟件包括主程序、高級(jí)中斷程序、低級(jí)中斷子程序三部分。圖7-3-10主程序流程圖主程序完成系統(tǒng)測(cè)控的同時(shí)，還監(jiān)視T0中斷因干擾而引起的中斷關(guān)閉故障。A0為T0中斷服務(wù)程序運(yùn)行狀態(tài)觀測(cè)單元，T0中斷運(yùn)行時(shí)，每中斷一次，A0便自動(dòng)加1。在測(cè)控功能模塊程序入口處，先將A0之值暫存于E0單元。由于測(cè)控功能模塊程序運(yùn)行時(shí)間較長(zhǎng)，設(shè)定在此期間T0產(chǎn)生定時(shí)中斷(設(shè)T0定時(shí)溢出時(shí)間小于測(cè)控功能模塊運(yùn)行時(shí)間)，從而引起A0的變化。在測(cè)控功能模塊的出口處，將A0的即時(shí)值與先前的暫存單元E0的值相比較，觀察A0值變化。若A0之值改變，說明T0中斷運(yùn)行正常；若A0之值沒變化，說明T0中斷關(guān)閉，則轉(zhuǎn)到0000H處，進(jìn)行出錯(cuò)處理。圖7-3-11T1中斷程序流程圖T1中斷程序完成系統(tǒng)特定測(cè)控功能的同時(shí)，還監(jiān)視主程序運(yùn)行。在中斷服務(wù)程序中設(shè)置一個(gè)主程序運(yùn)行計(jì)時(shí)器M，T1每中斷一次，M便自動(dòng)加1。M中的數(shù)值與T1定時(shí)溢出時(shí)間之積表示時(shí)間值。若M表示的時(shí)間值大于主程序運(yùn)行時(shí)間T，說明主程序陷入死循環(huán)，T1中斷服務(wù)程