實(shí)驗(yàn)三 組合邏輯電路的設(shè)計(jì)

實(shí)驗(yàn)三組合邏輯電路的設(shè)計(jì)（編碼器和譯碼器）一、 實(shí)驗(yàn)?zāi)康恼莆沼肧SI器件設(shè)計(jì)組合邏輯電路的方法。熟悉各種常用MSI組合邏輯電路的功能與使用方法。掌握多片MSI組合邏輯電路的級(jí)聯(lián)、功能擴(kuò)展。掌握用編碼器、譯碼器設(shè)計(jì)組合邏輯電路。培養(yǎng)查找和排除數(shù)字電路常見(jiàn)故障的初步能力。二、 實(shí)驗(yàn)器件數(shù)字信源狀態(tài)分析實(shí)驗(yàn)箱。雙蹤示波器、萬(wàn)用表。74LS00、74LS20、74LS148、74LS138、74LS139。三、 實(shí)驗(yàn)原理組合邏輯電路是最常見(jiàn)的邏輯電路，其特點(diǎn)是在任何時(shí)刻電路的輸出信號(hào)僅取決于該時(shí)刻的輸入信號(hào)，而與信號(hào)作用前電路原來(lái)所處的狀態(tài)無(wú)關(guān)。組合邏輯電路的設(shè)計(jì)，就是如何根據(jù)邏輯功能的要求及器件資源情況，設(shè)計(jì)出實(shí)現(xiàn)該功能的最佳電路。在采用小規(guī)模器件（SSI）進(jìn)行設(shè)計(jì)時(shí)，通常將函數(shù)化簡(jiǎn)成最簡(jiǎn)與一或表達(dá)式，使其包含的乘積項(xiàng)最少，且每個(gè)乘積項(xiàng)所包含的因子數(shù)也最少。最后根據(jù)所采用的器件的類型進(jìn)行適當(dāng)?shù)暮瘮?shù)表達(dá)式變換，如變換成與非一與非表達(dá)式、或非一或非表達(dá)式與或非表達(dá)式及異或表達(dá)式等。在數(shù)字系統(tǒng)中，常用的中規(guī)模集成器件（MSI）產(chǎn)品有編碼器、譯碼器、全加器、數(shù)據(jù)選擇/分配器、數(shù)值比較器等。用這些功能器件實(shí)現(xiàn)組合邏輯函數(shù)，基本采用邏輯函數(shù)對(duì)比方法。因?yàn)槊恳环N中規(guī)模集成器件都具有某種確定的邏輯功能，都可以寫(xiě)出其輸出和輸入關(guān)系的邏輯函數(shù)表達(dá)式。在進(jìn)行設(shè)計(jì)時(shí)，可以將要實(shí)現(xiàn)的邏輯函數(shù)表達(dá)式進(jìn)行變換，盡可能變換成與某些中規(guī)模集成器件的邏輯函數(shù)表達(dá)式類似的形式。組合電路的設(shè)計(jì)是由給定的邏輯功能要求，設(shè)計(jì)出實(shí)現(xiàn)該功能的邏輯電路，設(shè)計(jì)過(guò)程大致按下列步驟進(jìn)行：（1） 分析設(shè)計(jì)要求，把用文字描述的形式的設(shè)計(jì)要求抽象成輸入、輸出變量的邏輯關(guān)系；（2） 根據(jù)分析出的邏輯關(guān)系，通過(guò)真值表或其他方式列出邏輯函數(shù)表達(dá)式；（3） 根據(jù)題目提供給你的芯片，將邏輯函數(shù)化簡(jiǎn)到所需要的函數(shù)式；（4） 畫(huà)出邏輯電路圖或電路原理圖。下面介紹常用的編碼器和譯碼器：74LS148（8-3線優(yōu)先編碼器）、74LS138（三一八譯碼器）、74LS139（二一四譯碼器）。74LS148編碼器的引腳圖及邏輯功能表分別如圖1和表1所示。編碼器74LS148有8個(gè)輸入端「 .，，三個(gè)二進(jìn)制碼輸出端' > 】，輸入使能端*，輸出使能端YS和優(yōu)先編碼工作狀態(tài)標(biāo)志；。優(yōu)先級(jí)分別從，-遞減。是將輸入端廠廠這8個(gè)狀態(tài)分別編成二進(jìn)制碼輸出。YshyTxHT7higM上加上小加A? 74LS148、丫2??修y稈kU 1617SI￥2￥1GND圖1編碼器74LS148引腳圖

賽I71LS118功能表InputsOutputsSTA&&Kg1XXXXXXXXi11I101]1111I1iI1]0QXXXXXXX0000010XXXXXX010010IQXXXXX0110I0010XXXX011101101QXXX01111100010XX011111I010IQX011111111001Q011111111110I74LS138譯碼器的引腳圖及邏輯功能表分別如圖2和表2示。其中A、B、C為地址輸入端，Y0?Y7是譯碼輸出端，G1,G2是使能端。二進(jìn)制譯碼器能方便地實(shí)現(xiàn)邏輯函數(shù)，如圖3所示，實(shí)現(xiàn)的邏輯函數(shù)是圖2 3-8詳碼器74L5I38引腳圖 圖3 7410138實(shí)現(xiàn)邏輯函數(shù)圖

74LS139譯碼器的引腳圖及邏輯功能表分別如圖4和表3示。它是由兩個(gè)結(jié)構(gòu)完全相同且獨(dú)立的2-4譯碼器組成，每個(gè)2-4譯碼器各有2個(gè)輸入端、4個(gè)輸出端和一個(gè)使能控制端。InputsOutputsInputsOutputsEnableSelectGBAYOY1Y2Y31XX111100001110011011010I1010]1I1I0對(duì)于MSI組合邏輯電路的設(shè)計(jì)是以所用MSI個(gè)數(shù)最少、品種最少，同時(shí)MSI間的連線也最少作為最基本的原則。四、實(shí)驗(yàn)內(nèi)容1.用74LS138實(shí)現(xiàn)一位全減器。C0-—向高位的借位Y-—兩位數(shù)之差C1-—來(lái)自低位的借位。真值表如下：其中A2=A0；A1=A1；A0二C1。

表4 74LS138實(shí)現(xiàn)一位全減器真值表A2AlAOYco00000001100101001101r10Fol1010i011100111111所以Y=m1+m2+m4+m7；CO=m3+m5+m6+m7。由邏輯表達(dá)式可知，其邏輯圖如下：圖5 74LS138實(shí)現(xiàn)一位全減器邏輯圖根據(jù)圖5所示所示的邏輯圖，在Multisim環(huán)境下搭接電路圖如圖6所示，在圖6所示的電路中，指示燈X3,X4和X5用于指示輸入的邏輯電平，指示燈X1和X2用于指示輸出的邏輯電平。Ci—HL啊NUWBHLS的NCi—HL啊NUWBHLS的N圖674LS138實(shí)現(xiàn)全減器電路圖在圖6所示的電路中，指示燈滅表示低電平，指示燈亮表示高電平。當(dāng)A2,A1,A0輸入不同的電平時(shí)，其仿真結(jié)果如圖7所示。圖7所對(duì)應(yīng)的輸入輸出結(jié)果如表5所示。圖774LS138實(shí)現(xiàn)全減器仿真結(jié)果A2A1A0Y圖774LS138實(shí)現(xiàn)全減器仿真結(jié)果A2A1A0YCO00000001100101001101100101010111001[1111表5 74LS138實(shí)現(xiàn)一位全減器真值表由圖7和表5的測(cè)試結(jié)果可知，74LS138實(shí)現(xiàn)全減器的測(cè)量結(jié)果與表5的真值表完全一致，說(shuō)明圖5所示的邏輯圖完全正確。2、用74LS139實(shí)現(xiàn)奇偶校驗(yàn)電路（三輸入端二輸出端）。F1為偶，F(xiàn)2為奇，真值表如下：

表674LS139實(shí)現(xiàn)奇偶校驗(yàn)電路真值表由其真值表可知，其邏輯圖如下:圖874LS139實(shí)現(xiàn)奇偶校驗(yàn)電路邏輯圖根據(jù)圖8所示所示的邏輯圖，在Multisim環(huán)境下搭接電路圖如圖9所示，在圖9所示的電路中，指示燈X3,X4和X5用于指示輸入的邏輯電平指示燈，X1和X2用于指示輸出的邏輯電平。

圖9圖974LS139實(shí)現(xiàn)奇偶校驗(yàn)電路仿真圖在圖9所示的電路中，指示燈滅表示低電平，指示燈亮表示高電平。當(dāng)A2,A1,入0輸入不同的電平時(shí)，其仿真結(jié)果如圖10所示。圖10所對(duì)應(yīng)的輸入輸出結(jié)果如表7所示。A2AlAOA2AlAOFlF20001000101010010111010001101101101011101表774LS139實(shí)現(xiàn)奇偶校驗(yàn)電路真值表F2oF2*R*.F2oF?+.F2oF2-jr2*—.^★1M.-.JFl.o,日*H.H4THY.Aoo差朋<>網(wǎng)-*-—知0蚩.0爭(zhēng)A1O-A1O-*■!■■■■g—AlYAlg，A1*l'.Al來(lái)STw咬、位./號(hào)—W—A2.*.A2.*I'圖1074LS139實(shí)現(xiàn)奇偶校驗(yàn)電路仿真結(jié)果由圖10和表7的測(cè)試結(jié)果可知，74LS139實(shí)現(xiàn)奇偶校驗(yàn)電路的測(cè)量結(jié)果與表6的真值表完全一致，說(shuō)明圖8所示的邏輯圖完全正確。五、實(shí)驗(yàn)總結(jié)