第6章時(shí)序邏輯電路

第六章時(shí)序邏輯電路6.1時(shí)序邏輯電路的分析6.1.1時(shí)序邏輯電路的結(jié)構(gòu)及特點(diǎn)在數(shù)字系統(tǒng)中，邏輯電路可分為組合邏輯電路和時(shí)序邏輯電路兩大類。組合邏輯電路的特點(diǎn)是輸出只與當(dāng)前的輸入有關(guān)，與電路以前的狀態(tài)無關(guān)；時(shí)序電路在某一時(shí)刻的輸出不僅與當(dāng)前時(shí)刻的輸入有關(guān)，而且還與電路的歷史狀態(tài)有關(guān)，也就是說時(shí)序邏輯電路具有記憶功能，其記憶功能是通過觸發(fā)器電路實(shí)現(xiàn)的。第六章時(shí)序邏輯電路6.1.2時(shí)序邏輯電路的分類同步時(shí)序邏輯電路中，電路的狀態(tài)是在統(tǒng)一的時(shí)鐘信號(hào)的控制下同時(shí)變化的，如果沒有時(shí)鐘信號(hào)，即使輸入信號(hào)發(fā)生變化，電路的狀態(tài)也不會(huì)改變。時(shí)序邏輯電路可以分為兩大類：同步時(shí)序邏輯電路和異步時(shí)序邏輯電路。6.1.3同步時(shí)序邏輯電路分析第六章時(shí)序邏輯電路時(shí)序邏輯電路的分析是根據(jù)給定的電路，寫出它的方程、列出狀態(tài)轉(zhuǎn)換表、畫出狀態(tài)轉(zhuǎn)換表和時(shí)序圖，然后分析電路的功能。在分析時(shí)序電路時(shí)，可不考慮時(shí)鐘條件。同步時(shí)序電路分析的一般步驟：（1）從給定的邏輯電路圖中寫出各觸發(fā)器的驅(qū)動(dòng)方程（即每一觸發(fā)器輸入控制端的函數(shù)表達(dá)式）和輸出方程；第六章時(shí)序邏輯電路（2）將驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特性方程，得到各觸發(fā)器的狀態(tài)方程（也稱為次態(tài)方程），從而得到由這些狀態(tài)方程組成的整個(gè)時(shí)序電路的狀態(tài)方程組；（3）將電路現(xiàn)態(tài)的各種取值代入狀態(tài)方程和輸出方程，求出相應(yīng)的次態(tài)和輸出，從而列出狀態(tài)轉(zhuǎn)換表；（4）分析電路的功能，畫出電路的狀態(tài)轉(zhuǎn)換圖和時(shí)序圖；（5）判斷電路能否自啟動(dòng)。能自啟動(dòng)：存在無效狀態(tài)，但無效狀態(tài)之間沒有第六章時(shí)序邏輯電路形成循環(huán)，電路能進(jìn)入有效狀態(tài)。不能自啟動(dòng)：無效狀態(tài)間形成循環(huán)而不能進(jìn)入有效狀態(tài)。[例6.1]試分析圖示電路的邏輯功能，并畫出狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。例6.1時(shí)序邏輯電路第六章時(shí)序邏輯電路

第六章時(shí)序邏輯電路

(3)將電路現(xiàn)態(tài)的各種取值代入狀態(tài)方程（6.7）和輸出方程（6.4）得狀態(tài)轉(zhuǎn)換表。

第六章時(shí)序邏輯電路

例6.1所得的狀態(tài)轉(zhuǎn)換表第六章時(shí)序邏輯電路（4）分析電路的功能，畫電路的狀態(tài)轉(zhuǎn)換圖和時(shí)序圖1）電路的功能由表可見：電路在輸入第6個(gè)脈沖CP后返回原來狀態(tài)000，同時(shí)在Y端輸出一個(gè)進(jìn)位脈沖下降沿。以后再輸入脈沖，將重復(fù)上述過程。該電路能是對(duì)輸入脈沖CP進(jìn)行六進(jìn)制計(jì)數(shù)，并在Y端輸出脈沖下降沿作為進(jìn)位輸出信號(hào)。所以，此時(shí)序電路為六進(jìn)制計(jì)數(shù)器。第六章時(shí)序邏輯電路2)狀態(tài)轉(zhuǎn)換圖例6.1中的狀態(tài)轉(zhuǎn)換圖3)時(shí)序圖由狀態(tài)轉(zhuǎn)換表同樣可得時(shí)序圖例6.1中的時(shí)序圖第六章時(shí)序邏輯電路(5)判斷電路能否自啟動(dòng)由狀態(tài)轉(zhuǎn)換表可知，電路中的無效狀態(tài)為：110和111。將無效狀態(tài)帶入狀態(tài)方程（6.7）和輸出方程（6.4），可知，從無效狀態(tài)可以進(jìn)入有效狀態(tài)，無效狀態(tài)間不能形成死循環(huán)，所以，該電路能夠自啟動(dòng)。例6.1中含無效狀態(tài)的狀態(tài)轉(zhuǎn)換圖第六章時(shí)序邏輯電路在異步時(shí)序邏輯電路中，觸發(fā)器的狀態(tài)變化不是同時(shí)發(fā)生的，這種電路中沒有統(tǒng)一的時(shí)鐘信號(hào)或者只有部分觸發(fā)器有統(tǒng)一的時(shí)鐘信號(hào)，任何輸入信號(hào)的變化都可能引起異步時(shí)序邏輯電路狀態(tài)的立刻發(fā)生變化。6.1.4異步時(shí)序邏輯電路分析分析異步時(shí)序電路時(shí)需寫出時(shí)鐘方程，并特別注意各觸發(fā)器的時(shí)鐘條件何時(shí)滿足，具體分析過程比同步時(shí)序電路復(fù)雜。第六章時(shí)序邏輯電路[例6.2]試分析圖示電路的邏輯功能，并畫出狀態(tài)轉(zhuǎn)換圖和時(shí)序圖。解：由圖可見，JK觸發(fā)器不都受時(shí)鐘信號(hào)CP的控制，所以，該電路為異步時(shí)序邏輯電路。分析如下：(1)寫出各觸發(fā)器的時(shí)鐘方程、驅(qū)動(dòng)方程和輸出方程:第六章時(shí)序邏輯電路

第六章時(shí)序邏輯電路(2)將驅(qū)動(dòng)方程代入相應(yīng)JK觸發(fā)器的特性方程，得到各觸發(fā)器的狀態(tài)方程，即將式（6.8）、（6.10）帶入式（6.6），可得各狀態(tài)方程：

(3)將電路現(xiàn)態(tài)的各種取值代入狀態(tài)方程（6.11）和輸出方程（6.9）得狀態(tài)轉(zhuǎn)換表。第六章時(shí)序邏輯電路

設(shè)電路初始狀態(tài)為Q2Q1Q0=000，利用[例6.2]中的分析法，可得其狀態(tài)轉(zhuǎn)換表如表所示：例6.2所得的狀態(tài)轉(zhuǎn)換表第六章時(shí)序邏輯電路4）分析電路的功能，畫電路的狀態(tài)轉(zhuǎn)換圖和時(shí)序圖1）電路的功能由表可見：此電路構(gòu)成異步五進(jìn)制計(jì)數(shù)器，并由Y輸出進(jìn)位脈沖信號(hào)的下降沿。2)狀態(tài)轉(zhuǎn)換圖例6.2中的狀態(tài)轉(zhuǎn)換圖第六章時(shí)序邏輯電路3)時(shí)序圖由狀態(tài)轉(zhuǎn)換表同樣可得時(shí)序圖例6.2中的時(shí)序圖第六章時(shí)序邏輯電路6.2集成計(jì)數(shù)器計(jì)數(shù)器是一種對(duì)輸入脈沖進(jìn)行計(jì)數(shù)的時(shí)序邏輯電路。計(jì)數(shù)器不僅可以計(jì)數(shù)，還可以實(shí)現(xiàn)分頻、定時(shí)和執(zhí)行數(shù)字運(yùn)算等功能。計(jì)數(shù)器的種類很多，可按以下方式進(jìn)行分類:(1)按計(jì)數(shù)進(jìn)制分類，可以分為二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器。(2)按計(jì)數(shù)器中的時(shí)鐘控制方式不同，可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器。第六章時(shí)序邏輯電路(3)按計(jì)數(shù)增減分類，可以把計(jì)數(shù)器分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器。6.2.1異步二進(jìn)制加法計(jì)數(shù)器觸發(fā)器構(gòu)成的異步二進(jìn)制加法計(jì)數(shù)器第六章時(shí)序邏輯電路

第六章時(shí)序邏輯電路異步二進(jìn)制加法計(jì)數(shù)器時(shí)序圖用觸發(fā)器實(shí)現(xiàn)異步二進(jìn)制計(jì)數(shù)器的連接方式：將觸發(fā)器接成T’觸發(fā)器，然后級(jí)聯(lián)，將計(jì)數(shù)脈沖，CP從最低位時(shí)鐘端輸入，其他各位時(shí)鐘端接法如表所示。第六章時(shí)序邏輯電路計(jì)數(shù)器的連接方式6.2.2同步二進(jìn)制計(jì)數(shù)器JK觸發(fā)器組成的同步二進(jìn)制加法計(jì)數(shù)器第六章時(shí)序邏輯電路

同步二進(jìn)制加法計(jì)數(shù)器，將觸發(fā)器接成T觸發(fā)器，各觸發(fā)器都用計(jì)數(shù)脈沖CP觸發(fā)，最低位觸發(fā)器的T輸入為1，其他觸發(fā)器的T輸入為其低位各觸發(fā)器輸出信號(hào)相與，進(jìn)位輸出信號(hào)Y為所有T觸發(fā)器輸出信號(hào)相與。第六章時(shí)序邏輯電路6.2.3集成計(jì)數(shù)器常用TTL型MSI計(jì)數(shù)器第六章時(shí)序邏輯電路（1）74LS29074LS290是二—五—十進(jìn)制異步計(jì)數(shù)器，其引腳圖、簡化結(jié)構(gòu)框圖如圖所示。

它包含兩個(gè)獨(dú)立的下降沿觸發(fā)的計(jì)數(shù)器，即模2(二進(jìn)制)和模5(五進(jìn)制)計(jì)數(shù)器，第六章時(shí)序邏輯電路74LS290的功能如下表所示第六章時(shí)序邏輯電路

如圖(a)所示，當(dāng)計(jì)數(shù)脈沖從CP0輸入，CP1不加信號(hào)時(shí)，Q0端輸出2分頻信號(hào)，即實(shí)現(xiàn)二進(jìn)制計(jì)數(shù)。當(dāng)CP0不加信號(hào)，計(jì)數(shù)脈沖從CP1輸入時(shí)，Q3Q2Q1端輸出實(shí)現(xiàn)五進(jìn)制計(jì)數(shù)（如圖(b)）。(a)一位二進(jìn)制計(jì)數(shù)器(b)異步模5計(jì)數(shù)器第六章時(shí)序邏輯電路[例6.3]試用74LS290實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)器解：分析：因?yàn)?4LS290具有一個(gè)模2和一個(gè)模5計(jì)數(shù)器，所以，只需將兩個(gè)計(jì)數(shù)器級(jí)聯(lián)即可得到十進(jìn)制計(jì)數(shù)器。（a）8421BCD碼接法（b）8421BCD碼接法74LS290構(gòu)成的十進(jìn)制計(jì)數(shù)器第六章時(shí)序邏輯電路

要實(shí)現(xiàn)十進(jìn)制計(jì)數(shù)，可以先模2計(jì)數(shù)后模5計(jì)數(shù)，如圖（a）所示，由Q3Q2Q1Q0輸出，最高位Q3作進(jìn)位輸出，為8421BCD碼接法；也可如圖（b）所示，先模5計(jì)數(shù)，后模2計(jì)數(shù)，由Q0Q3Q2Q1輸出，最高位Q0作進(jìn)位輸出，為5421BCD碼接法。(2)4位二進(jìn)制同步計(jì)數(shù)器74LS16174LS161是4位二進(jìn)制(模16=24)同步計(jì)數(shù)器，具有計(jì)數(shù)、保持、預(yù)置、清0功能，其傳統(tǒng)邏輯符號(hào)如下圖所示。第六章時(shí)序邏輯電路(a)引腳(b)邏輯符號(hào)74LS161引腳和邏輯功能圖CP為計(jì)數(shù)脈沖輸入端，為清0端，是置數(shù)端，和是工作狀態(tài)控制端，～是并行輸入數(shù)據(jù)端，為進(jìn)位信號(hào)輸出端，～是計(jì)數(shù)器狀態(tài)輸出端，其中，為最高位，為最低位。第六章時(shí)序邏輯電路4位同步二進(jìn)制計(jì)數(shù)器74LS161的功能表74LS161的功能表如下表所示4位二進(jìn)制同步計(jì)數(shù)器74LS163與74LS161的唯一區(qū)別在于74LS163是同步清零的，而74LS161是異步清0的。第六章時(shí)序邏輯電路[例6.3]試分別利用CT74LS161和CT74LS163的清0功能構(gòu)成六進(jìn)制計(jì)數(shù)器。解：1）利用74LS161的置0功能構(gòu)成六進(jìn)制計(jì)數(shù)器分析：因?yàn)?4LS161為異步清0，即只要清0端的電平有效，計(jì)數(shù)器立刻清零。因此，應(yīng)在輸入第6個(gè)CP脈沖后，用S6=0110作為控制信號(hào)去產(chǎn)生清零信號(hào)，然后加到異步清0端，使計(jì)數(shù)器立即清0。①寫出清零控制信號(hào)的二進(jìn)制代碼，即S6=0110；第六章時(shí)序邏輯電路

利用74LS161清0功能構(gòu)成六進(jìn)制計(jì)數(shù)器第六章時(shí)序邏輯電路利用清0法構(gòu)成N進(jìn)制同步計(jì)數(shù)器的步驟：①寫出需要反饋清0信號(hào)時(shí)所對(duì)應(yīng)的計(jì)數(shù)狀態(tài)，異步清0計(jì)數(shù)器所對(duì)應(yīng)的計(jì)數(shù)狀態(tài)為SN，同步清0計(jì)數(shù)器所對(duì)應(yīng)的計(jì)數(shù)狀態(tài)為SN-1；②寫出反饋清0函數(shù)，即根據(jù)SN（異步，同步為SN-1）和置0端的有效電平寫出清0輸入信號(hào)的表達(dá)式；③畫連線圖，注意反饋清0函數(shù)的連線方法。第六章時(shí)序邏輯電路

第六章時(shí)序邏輯電路③畫連線圖，如圖所示。利用74LS163清0功能構(gòu)成六進(jìn)制計(jì)數(shù)器第六章時(shí)序邏輯電路利用清0法構(gòu)成N進(jìn)制同步計(jì)數(shù)器的步驟：①寫出需要反饋清0信號(hào)時(shí)所對(duì)應(yīng)的計(jì)數(shù)狀態(tài)，異步清0計(jì)數(shù)器所對(duì)應(yīng)的計(jì)數(shù)狀態(tài)為SN，同步清0計(jì)數(shù)器所對(duì)應(yīng)的計(jì)數(shù)狀態(tài)為SN-1；②寫出反饋清0函數(shù)，即根據(jù)SN（異步，同步為SN-1）和置0端的有效電平寫出清0輸入信號(hào)的表達(dá)式；③畫連線圖，注意反饋清0函數(shù)的連線方法。第六章時(shí)序邏輯電路利用置數(shù)法構(gòu)成N進(jìn)制同步計(jì)數(shù)器的步驟大致：①確定N進(jìn)制計(jì)數(shù)器需用的N個(gè)計(jì)數(shù)狀態(tài)，并確定預(yù)置數(shù)；②寫出加反饋置數(shù)時(shí)所對(duì)應(yīng)的計(jì)數(shù)器狀態(tài)，異步置數(shù)時(shí)，寫出SN對(duì)應(yīng)的二進(jìn)制代碼，同步置數(shù)時(shí)，寫出SN-1對(duì)應(yīng)的二進(jìn)制代碼；③寫出反饋置數(shù)函數(shù)，根據(jù)SN(或SN-1)和置數(shù)端的有效電平寫出置數(shù)信號(hào)的邏輯表達(dá)式；④畫連線圖。第六章時(shí)序邏輯電路[例6.4]試?yán)?4LS161的同步置數(shù)功能構(gòu)成六進(jìn)制計(jì)數(shù)器。解：①確定該六進(jìn)制計(jì)數(shù)器所用的計(jì)數(shù)狀態(tài)，并確定預(yù)置數(shù)選擇選擇計(jì)數(shù)狀態(tài)為0000~0101，取置數(shù)輸入信號(hào)為D3D2D1D0=0000。②由于74LS161是同步置數(shù)，所以，需要寫出SN-1的二進(jìn)制代碼SN-1=S6-1=S5=0101第六章時(shí)序邏輯電路

(a)“0000~0101”計(jì)數(shù)(b)“0100~0101”計(jì)數(shù)

如果置數(shù)輸入信號(hào)為D3D2D1D0=0100，則計(jì)數(shù)狀態(tài)為0100~1001?？傻昧M(jìn)制計(jì)數(shù)器如圖（b）。第六章時(shí)序邏輯電路(3)同步十進(jìn)制計(jì)數(shù)器74LS160

同步與異步二進(jìn)制計(jì)數(shù)器的異同一樣，同步與異步十進(jìn)制計(jì)數(shù)器的功能和工作波形相同，但時(shí)鐘控制方式及電路構(gòu)成不同。第六章時(shí)序邏輯電路6.3用集成計(jì)數(shù)器實(shí)現(xiàn)時(shí)序邏輯電路6.3.1用集成計(jì)數(shù)器實(shí)現(xiàn)大容量計(jì)數(shù)器將模M1、M2、…、Mm的計(jì)數(shù)器串接起來(稱為計(jì)數(shù)器的級(jí)聯(lián))，可獲得模N小于M1?M2?…?Mm的大容量N進(jìn)制計(jì)數(shù)器?？蓪善?4LS161級(jí)聯(lián)組成8位二進(jìn)制（256進(jìn)制）同步加法計(jì)數(shù)器。第六章時(shí)序邏輯電路如下圖所示，電路為并行進(jìn)位方式的接法。如下圖所示電路是串行進(jìn)位方式的接法第六章時(shí)序邏輯電路[例6.5]用兩片74LS161構(gòu)成42進(jìn)制同步計(jì)數(shù)器。

第六章時(shí)序邏輯電路6.3.2用集成計(jì)數(shù)器實(shí)現(xiàn)順序脈沖發(fā)生器數(shù)字電路中，能產(chǎn)生一組在時(shí)間上有一定先后順序的脈沖信號(hào)的電路稱為順序脈沖發(fā)生器，也稱節(jié)拍脈沖發(fā)生器。4位序列脈沖發(fā)生器的時(shí)序圖如圖所示。4位序列脈沖發(fā)生器的時(shí)序圖第六章時(shí)序邏輯電路把集成計(jì)數(shù)器74LS161和3線-8線譯碼器74LS138結(jié)合起來，可以構(gòu)成8輸出的MSI順序脈沖發(fā)生器。74LS161構(gòu)成的順序脈沖發(fā)生器第六章時(shí)序邏輯電路其時(shí)序圖如下圖74LS161構(gòu)成的順序脈沖發(fā)生器時(shí)序圖第六章時(shí)序邏輯電路6.3.3用集成計(jì)數(shù)器實(shí)現(xiàn)序列信號(hào)發(fā)生器序列信號(hào)發(fā)生器是能夠產(chǎn)生一組特定的串行數(shù)字信號(hào)的電路，它可以用移位寄存器或計(jì)數(shù)器實(shí)現(xiàn)。常見的序列信號(hào)發(fā)生器使用計(jì)數(shù)器和數(shù)據(jù)選擇器組成。產(chǎn)生8位序列信號(hào)11010001的序列新號(hào)發(fā)生如右圖所示。用計(jì)數(shù)器和數(shù)據(jù)選擇器組成的序列信號(hào)發(fā)生器第六章時(shí)序邏輯電路6.4寄存器寄存器用于存儲(chǔ)數(shù)據(jù)，是由一組具有存儲(chǔ)功能的觸發(fā)器構(gòu)成的。一個(gè)觸發(fā)器可以存儲(chǔ)1位二進(jìn)制數(shù)，要存儲(chǔ)n位二進(jìn)制數(shù)需要n個(gè)觸發(fā)器。按照功能的不同，可將寄存器分為基本寄存器和移位寄存器兩類?；炯拇嫫髦荒懿⑿兴腿霐?shù)據(jù)，需要時(shí)也只能并行輸出。移位寄存器具有數(shù)據(jù)移位功能。第六章時(shí)序邏輯電路6.4.1基本寄存器基本寄存器中的觸發(fā)器只具有置1和置0功能。用基本觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器均可實(shí)現(xiàn)。

右圖為用邊沿D觸發(fā)器組成的4為寄存器。第六章時(shí)序邏輯電路下表為基本寄存器74LS175的邏輯功能表第六章時(shí)序邏輯電路6.4.2移位寄存器移位寄存器不僅具有存儲(chǔ)功能，而且存儲(chǔ)的數(shù)據(jù)能夠在時(shí)鐘脈沖控制下逐位左移或者右移。

根據(jù)移位方式的不同，移位寄存器分為單向移位寄存器和雙向移位寄存器兩大類。(1)單向移位寄存器(a)右移寄存器第六章時(shí)序邏輯電路(b)左移寄存器

以右移寄存器為例，當(dāng)CP上升沿到來，串行輸入端Di送數(shù)據(jù)入FF0中，F(xiàn)F1～FF3接受各自左邊觸發(fā)器的狀態(tài)，即FF0～FF2的數(shù)據(jù)依次向右移動(dòng)一位。