微機(jī)原理及接口技術(shù)-5

第五章半導(dǎo)體存儲(chǔ)器及其接口存儲(chǔ)器是計(jì)算機(jī)的基本組成部分，可以用來存儲(chǔ)信息。有了存儲(chǔ)器，計(jì)算機(jī)才有了“記憶”功能，才能把計(jì)算機(jī)要執(zhí)行的程序以及要處理的數(shù)據(jù)和計(jì)算的結(jié)果保存在計(jì)算機(jī)中，計(jì)算機(jī)才能正常工作。

微機(jī)存儲(chǔ)器的分類微機(jī)存儲(chǔ)器的層次結(jié)構(gòu)5.1微機(jī)中的半導(dǎo)體存儲(chǔ)器

5.1.1半導(dǎo)體存儲(chǔ)器的分類直接存取存儲(chǔ)器DAM(DirectAccessMemory)按照數(shù)據(jù)存取順序存取存儲(chǔ)器SAM(SequentialAccessMemory)方式分類隨機(jī)存取存儲(chǔ)器RAM(RandomAccessMemory)先進(jìn)先出存儲(chǔ)囂FIFO(FirstInFirstOut)多端口存儲(chǔ)器MPRAM(Multi-PortRAM)按照器件原理雙極型TIL囂件的存儲(chǔ)器分類單極性MOS器件的存儲(chǔ)器隨機(jī)存取存儲(chǔ)器RAM靜態(tài)RAM動(dòng)態(tài)RAM按照存儲(chǔ)原理掩腹ROM分類可編程ROM(PROM)只讀存儲(chǔ)器ROM紫外線擦除ROM(EPROM)電擦除ROM(E2PROM)閃速存儲(chǔ)器FLASH按照數(shù)據(jù)傳輸并行存儲(chǔ)器方式分類串行存儲(chǔ)器……5.1.2半導(dǎo)體存儲(chǔ)器的基本組成

存儲(chǔ)體

地址寄存和譯碼電路

輸入/輸出電路和控制電路

衡量半導(dǎo)體存儲(chǔ)器的指標(biāo)很多，諸如容量、速度、可靠性、功耗、封裝形式、電源種類、價(jià)格等，但從CPU接口來看，最重要的指標(biāo)是存儲(chǔ)器的容量和速度。存儲(chǔ)體

存儲(chǔ)體是由許多基本存儲(chǔ)電路按一定規(guī)則排列而成的存儲(chǔ)陣列。存儲(chǔ)體中每個(gè)基本存儲(chǔ)電路只能存儲(chǔ)一位二進(jìn)制信息。通常把8個(gè)基本存儲(chǔ)電路做為一個(gè)整體來看待，稱為一個(gè)存儲(chǔ)單元或一個(gè)字節(jié)。存儲(chǔ)體中的每個(gè)存儲(chǔ)單元都有獨(dú)立編號(hào)，這些編號(hào)稱為存儲(chǔ)單元的地址。地址用二進(jìn)制表示，但為了簡明方便一般書寫成十六進(jìn)制。從使用的角度和制作工藝上考慮，存儲(chǔ)器芯片有兩種結(jié)構(gòu)方式：位結(jié)構(gòu)和字結(jié)構(gòu)。位結(jié)構(gòu)方式將存儲(chǔ)芯片中的各個(gè)存儲(chǔ)元件做為不同字的同位。如1024個(gè)存儲(chǔ)元件可做為1024個(gè)字節(jié)的同一位。這種組成方式稱為位結(jié)構(gòu)方式。用這種方式制作的存儲(chǔ)芯片，若選中某存儲(chǔ)單元，則該單元的某一位信息從一個(gè)芯片讀出，另外7位信息還要同時(shí)從其他7個(gè)芯片上讀出。這種方式的優(yōu)點(diǎn)是芯片的封裝引線較少，為了訪問1024個(gè)字節(jié)的某一位需10根地址線和1根數(shù)據(jù)線，電源線和控制線同字結(jié)構(gòu)相同。封裝引線的減少，成品合格率會(huì)提高，成本相應(yīng)會(huì)下降。一般在大容量的存儲(chǔ)器中采用位結(jié)構(gòu)方式。位結(jié)構(gòu)方式

每個(gè)存儲(chǔ)單元由多位基本存儲(chǔ)電路構(gòu)成。當(dāng)選中某一個(gè)存儲(chǔ)單元，則該單元的各位信息同時(shí)被訪問，這是它的優(yōu)點(diǎn)。但這種方式的缺點(diǎn)是芯片封裝時(shí)引線太多。如訪問128個(gè)字節(jié)單元需7根地址線和8根數(shù)據(jù)線，另外還有必要的電源線、地線和控制線等。地址寄存和譯碼電路

包括地址寄存器和地址譯碼器等。為了從眾多的存儲(chǔ)單元中選取某一個(gè)存儲(chǔ)單元，首先CPU要把地址碼通過地址總線送至地址寄存器，由地址譯碼器對(duì)地址碼進(jìn)行譯碼，即可選定訪問的存儲(chǔ)單元。然后在讀/寫控制信號(hào)和芯片選擇信號(hào)的配合下，對(duì)選中的存儲(chǔ)單元進(jìn)行讀/寫操作。地址線的根數(shù)決定譯出編碼的個(gè)數(shù)，從而決定了存儲(chǔ)單元的個(gè)數(shù)。地址譯碼電路通常有兩種方式實(shí)現(xiàn):

單譯碼方式雙譯碼方式單譯碼方式(又稱為線性譯碼)是全部地址線通過邏輯電路進(jìn)行編碼構(gòu)成譯碼電路。這種方式譯碼，隨著地址線的增加，譯碼器的輸出線按指數(shù)增加，邏輯電路復(fù)雜程度也按指數(shù)增加。因此，只適用于容盤較小的存儲(chǔ)器。雙譯碼方式又稱為復(fù)合譯碼，是將地址分為兩部分，用兩個(gè)譯碼器分別譯碼，X向譯碼稱為行譯碼，其輸出線用來選擇存儲(chǔ)矩陣中一行中所有的存儲(chǔ)單元；Y向詳碼稱為列譯碼，其輸出線用來選擇存儲(chǔ)矩陣中一列中所有的存儲(chǔ)單元；行和列的交叉點(diǎn)處X和Y為唯一狀態(tài)，只有X向和Y向的選擇線同時(shí)選中的存儲(chǔ)單元才能進(jìn)行讀/寫操作。采用雙譯碼可以減少譯碼器的輸出線。大容量的存儲(chǔ)器都采用雙譯碼方式。輸入/輸出電路和控制電路

讀/寫電路中包括讀/寫放大器，數(shù)據(jù)寄存器(三態(tài)雙向緩沖器)，它是存儲(chǔ)信息流通的通道。讀時(shí)即為從存儲(chǔ)單元讀出信息；寫入即為把要存儲(chǔ)的信息寫入存儲(chǔ)單元。當(dāng)該芯片未被選中時(shí)，將處于高阻狀態(tài)，即為與外面數(shù)據(jù)總線DB脫離，即三態(tài)狀態(tài)。

控制電路是用來控制整個(gè)芯片是否被選通和控制存儲(chǔ)信息流通的方向。只有當(dāng)片選信號(hào)(CS或CE)有效，存儲(chǔ)器才能與外界進(jìn)行信息交換，而信息的流通方向由寫線(WR或WE)和讀線(RD或OE)來確定。5.2半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)與工作原理5.2.1隨機(jī)存取存儲(chǔ)器RAM計(jì)算機(jī)中半導(dǎo)體隨機(jī)存儲(chǔ)器一般分為動(dòng)態(tài)隨機(jī)存儲(chǔ)器和靜態(tài)隨機(jī)存儲(chǔ)器。靜態(tài)RAM靜態(tài)RAM，即SRAM。其穩(wěn)態(tài)電路以雙穩(wěn)態(tài)觸發(fā)器為基礎(chǔ)，狀態(tài)穩(wěn)定，只要不掉電，信息不會(huì)丟失。優(yōu)點(diǎn)是速度快、無需刷新，缺點(diǎn)是集成度低、功耗大，適于小容量、高速的應(yīng)用。靜態(tài)RAM的基本存儲(chǔ)單元是由6個(gè)MOS管組成的RS觸發(fā)器。Tl、T2組成雙穩(wěn)態(tài)觸發(fā)器，T3、T4為負(fù)載管(相當(dāng)于Tl、T2的負(fù)載電阻)，T5、T6為開關(guān)管，由行選線控制。寫入過程對(duì)某單元進(jìn)行讀/寫操作，必須由地址譯碼選中該單元。采用雙譯碼的方式選通。當(dāng)行選線為高電平時(shí)，T5、T6導(dǎo)通，當(dāng)列選線為高電平時(shí)，T7、T8連通外部數(shù)據(jù)線。寫入的信息從I/O及I/O線輸入。寫“1”時(shí)，I/O為高電平，I/O為低電平。I/O線的高電平經(jīng)T7和T5加至A點(diǎn)，I/O線的低電平經(jīng)T8和T6加至B點(diǎn)，迫使Tl截至，T2導(dǎo)通，處于存“1”狀態(tài)。寫“0”時(shí)，I/O線的低電平經(jīng)T1、T5加至A點(diǎn)，I/O線的高電平經(jīng)T8、T6加至B點(diǎn)，迫使Tl導(dǎo)通，T2截止而存入“0”狀態(tài)。讀出過程過程與寫入過程相同。只是寫入過程會(huì)沖掉原有信息，讀出過程觸發(fā)器原有信息不變，是非破壞性的。典型芯片：靜態(tài)6116(2K*8)內(nèi)部結(jié)構(gòu)6116為2K*8個(gè)基本存儲(chǔ)電路。2048個(gè)8位的存儲(chǔ)單元需要11條地址線。地址線分為2組：行譯碼7條：27＝128列譯碼4條：24＝16總?cè)萘浚?28*16＝2048字節(jié)。動(dòng)態(tài)RAM動(dòng)態(tài)RAM，即DRAM。其存儲(chǔ)單元以電容為基礎(chǔ)，電路簡單，集成度高，適用于大容量情況。缺點(diǎn)是必須定時(shí)刷新。常用的DRAM的基本電路一般由4管、3管或單管組成，以3管和單管較為常用。DRAM存放信息靠的是電容Cs，電容Cs有電荷時(shí)為邏輯“1”，沒有電荷時(shí)為邏輯“0”。但由于任何電容都存在漏電，因此，當(dāng)電容Cs存有電荷時(shí)，過一段時(shí)間由于電容的放電過程導(dǎo)致電荷流失。信息也就丟失了。那么解決的辦法是進(jìn)行刷新，即每隔一段時(shí)間(一般為2ms)就要重新寫入一次，使原來處于邏輯電平“1”的電容的電荷又得到補(bǔ)充，而原來處于電平“0”的電容仍保持“0”。刷新是逐行進(jìn)行的。當(dāng)某行選擇信號(hào)為“1”時(shí)，選中了該行，電容上的信息送到刷新放大器上，刷新放大器對(duì)這些電容立即進(jìn)行重寫。由于刷新時(shí)，列選擇信號(hào)總為“0”，因此，電容上信息不可能被送到數(shù)據(jù)總線上。典型芯片DRAM芯片2164A容量為64K*1bit，即片內(nèi)有65536個(gè)存儲(chǔ)單元，每個(gè)單元只存1位數(shù)據(jù)。用8片2164才能構(gòu)成64KB存儲(chǔ)器。尋址64K單元，需用16條地址線，為減少地址線引腳數(shù)目，地址線又分為行地址線和列地址線且分時(shí)工作，這樣DRAM對(duì)外部只需引8條地址線。芯片內(nèi)部有地址鎖存器，利用行地址選通信號(hào)RAS，把先送來的8位地址送至行地址鎖存器；由隨后出現(xiàn)的列地址選通信號(hào)CAS把后送來的8位地址送至列地址鎖存器。這8條地址線也用于刷新。刷新時(shí)一次選中一行，2ms內(nèi)全部刷新一次。A0－A7：地址線WE：寫允許NC：空CAS：列地址選通RAS：行地址選通Din：數(shù)據(jù)輸入Dout：數(shù)據(jù)輸出Vdd：+5VVss：地Intel2164A內(nèi)部結(jié)構(gòu)2164存儲(chǔ)體由4個(gè)128*128的存儲(chǔ)矩陣組成。每個(gè)128*128的存儲(chǔ)矩陣由7條行地址線和7條列地址線進(jìn)行選擇，在芯片內(nèi)部經(jīng)地址詳碼后可分別選擇128行和128列。2164A數(shù)據(jù)的讀出和寫入是分開的，由WE信號(hào)控制讀寫。當(dāng)WE為高時(shí)讀出，即所選中單元的內(nèi)容經(jīng)過三態(tài)輸出緩沖器送Dout。2164A沒有片選信號(hào)，實(shí)際上用行選RAS、列選CAS信號(hào)做為片選信號(hào)。內(nèi)存條

由于微機(jī)內(nèi)存實(shí)際配置己從640KB發(fā)展到高達(dá)GB，因此要求配套的DRAM集成度也越來越高。通常把高集成度的存儲(chǔ)器芯片放在一個(gè)印刷電路板上，通過總線與微處理器相連，這就是內(nèi)存條。左圖為HYM59256A內(nèi)存條，其中A8－A0為地址輸入線，采用行地址和列地址復(fù)用的技術(shù)，通過行地址選通信號(hào)RAS和列地址選通信號(hào)CAS分時(shí)給出，這樣就相當(dāng)于有18根地址線，可尋址218＝256K。另外還有DQ7－DQ0為雙向數(shù)據(jù)線，PD為奇偶校驗(yàn)數(shù)據(jù)輸入，PCAS為奇偶校驗(yàn)地址選通信號(hào)，PQ為奇偶校驗(yàn)數(shù)據(jù)輸出，WE為讀寫控制信號(hào)。5.2.2只讀存儲(chǔ)器ROM只讀存儲(chǔ)器(ROM)中的數(shù)據(jù)是預(yù)先存好的，使用時(shí)只能讀出，不能寫入。所以它一般用于不需要經(jīng)常對(duì)信息進(jìn)行修改和寫入的地方，如存放系統(tǒng)軟件及管理程序等。還常用來做字符發(fā)生器、編碼器等使用。ROM的組成與RAM相似，不同類型的ROM，其功能差異主要由它們的基本存儲(chǔ)電路的不同所決定。掩膜ROM掩膜ROM制成后，用戶不能修改。圖示為一個(gè)簡單的4*4位的MOS管ROM，采用單譯碼結(jié)構(gòu)，兩位地址線A1、A0譯碼后，可譯出四種狀態(tài)，輸出4條選擇線，可分別選中4個(gè)單元，每個(gè)單元有4位輸出。矩陣中，在行和列的交點(diǎn)，有的連有管子，有的沒有，這是工廠根據(jù)用戶提供的程序?qū)π酒瑘D形(掩膜)進(jìn)行二次光刻所決定的，所以稱為掩膜ROM。若地址線A1AO=OO，則選中0號(hào)單元，即字線0為高電平，若有管子與其相連，其相應(yīng)的MOS管導(dǎo)通，位線輸出為0，而位線1和3沒有管子與字線相連，則輸出為1?？删幊讨蛔x存儲(chǔ)器OTPROM

OTPROM的存儲(chǔ)內(nèi)容可以由用戶編寫，但只允許“編程”一次。PROM常采用可熔金屬絲連接存儲(chǔ)元件發(fā)射極，出廠時(shí)所有管子的熔絲都是連著的。當(dāng)外部通以足夠大的電流就能把所選回路的熔絲燒斷，從而實(shí)現(xiàn)一次性的信息存儲(chǔ)。右圖給出了熔絲式PROM存儲(chǔ)單元電路。這個(gè)電路工作原理很簡單：當(dāng)行線被選中，則T管導(dǎo)通，如果連接的熔絲事先被燒斷，列線和電源斷開，保持低電平；如果熔絲事先沒燒斷，列線和電源接通，輸出高電平。EPROM是一種可多次進(jìn)行擦除重寫的ROM，它的存儲(chǔ)元件可分為兩種：SAMOS和IFAMOS。右圖為P溝EPROM的一個(gè)存儲(chǔ)元件，它與普通的P溝MOS電路相似，當(dāng)把這樣的基本電路用于存儲(chǔ)器時(shí)，則電路所組成的存儲(chǔ)矩陣全為“1”。在編程寫入時(shí)，S和D之間加25V的高壓，另外再加上編程脈忡，所選中的單元在此電壓下，S和D之間反偏PN結(jié)被擊穿，產(chǎn)生大量的電于－空穴對(duì)，在電子－空穴的擴(kuò)散運(yùn)動(dòng)中，會(huì)有高能量的電于通過絕緣層注入到浮動(dòng)?xùn)派?，?dāng)高壓電源去掉后，注入到浮柵中的電子被絕緣層包圍無法復(fù)合，從而在源極S和漏極D之間形|成空穴溝道，使S和D導(dǎo)通，從而使EPROM單元輸出為”0”。紫外線可擦除可編程只讀存儲(chǔ)器EPROMDSVcc位線輸出位線浮柵管行線消除浮柵電荷的方法是利用紫外線光照射。EPROM芯片上面有石英玻璃窗口，在紫外線一定時(shí)間的照射后，浮柵中的電子逃逸出絕緣層的包圍，各單元的內(nèi)容均變?yōu)槌跏紶顟B(tài)(OFFH)。EPROM芯片有多種型號(hào)，如：2716(2K*8)2732(4K*8)2764(8K*8)27128(6K*8)27256(32K*8)27512(64K*8)27010(1M*8)等。以2764A為例：Intel2764A共有13條地址線，8條數(shù)據(jù)線，2個(gè)電壓輸入端Vcc和Vpp，一個(gè)片選端CE，一個(gè)輸出允許OE和編程控制端PGM。功能圖見右側(cè)：Intel2764A的7種工作方式E2PROM是一種可用電氣方法在線擦除和再編程的只讀存儲(chǔ)器。它既有RAM在聯(lián)機(jī)操作中可讀可改寫的特性，又具有非易失性存儲(chǔ)器ROM在掉電后仍能保持所存儲(chǔ)數(shù)據(jù)的優(yōu)點(diǎn)。寫入的數(shù)據(jù)在常溫下至少可以保存十年，一般其擦除/寫入周期壽命為1萬次，近期推出的芯片己可達(dá)到10萬次。早期的E2PROM芯片如2815、2816等在寫入信息時(shí)都要求外加高壓(21V)做為編程電壓，而且需要逐一將指定字節(jié)寫入，故寫入時(shí)間較長。后來廠直在工藝和設(shè)計(jì)上都做了技大改進(jìn)，例如在2817中片內(nèi)集成了早期在系統(tǒng)中配用E2PROM所需要的所有外圍電路：數(shù)據(jù)鎖存緩沖器和地址鎖存器、擦除和寫入操作脈沖定時(shí)、Vpp編程電壓形成等。以后在新一代2817A芯片上又加上5V到21VDC-DC變換器、電源上電和掉電數(shù)據(jù)保護(hù)電路等。E2PROM芯片有兩類接口：并行E2PROM芯片{如：28C16等)和串行E2PROM芯片(如：24Cxx)。并行芯片一般相對(duì)引腳多、容量大、速度快、功耗大、價(jià)格高，但讀寫方法簡單。串行芯片的特點(diǎn)是體積小、引腳少、功艇低、價(jià)格便宜，使用中占用系統(tǒng)的信號(hào)線少，但相對(duì)工作速度慢，讀寫方法復(fù)雜。下面介紹兩款典型芯片。電擦除可編程只讀存儲(chǔ)器E2PROMAT28C64是一種采用CMOS工藝制成的8K*8bit28引腳DIP封裝的電可擦除可編程只讀存儲(chǔ)器。+5V單電源供電，其讀寫操作像RAM樣不需要加任何元器件，讀出時(shí)間為45－450ns，一個(gè)字節(jié)的擦除和寫入時(shí)間為200us或1ms，維持電流為60mA。AT28C64的引腳定義如圖：13根地址線，8根數(shù)據(jù)線，OE為讀允許線，WE為寫允許線，CE為片選線，RDY為寫數(shù)據(jù)結(jié)束線(低電平時(shí)為寫數(shù)據(jù)，持續(xù)高電平時(shí)為寫數(shù)據(jù)結(jié)束)。24Cxx系列串行E2PROM，由Atmel公司生產(chǎn)。采用CMOS制造工藝。數(shù)據(jù)傳輸采用I2C總線，只需要2條引腳，故該系列芯片均為8腳芯片，且引腳定義和讀寫時(shí)序相同。型號(hào)不同容量不同。如：24CO1容量最小，為1Kb=128*8bit。還有24C02/04/08/16/32/64/128/256/512等。其中24C512的存儲(chǔ)容量為：512Kb＝64K*8bit＝64KB。引腳說明：SCL(SerialClock)串行移位時(shí)鐘輸入。寫入時(shí)，上升沿有效；讀出時(shí)，下降沿有效。SDA(SerialData)串行數(shù)據(jù)輸入/輸出線。WP(WriteProtect)硬件寫保護(hù)引腳。當(dāng)其為低電平時(shí)正常寫操作；當(dāng)其為高電平時(shí)，對(duì)部分存儲(chǔ)區(qū)域進(jìn)行硬件寫保護(hù)。A0-A23條地址線?？蓪?shí)現(xiàn)同一串行總線上連接1-8片。Flash是一種新型的非易失性存儲(chǔ)器，其存儲(chǔ)的內(nèi)容不像RAM那樣需要電源支持才能保存，但與RAM一樣具有在線可寫性。Flash可以用軟件在線寫入，一旦寫入即相對(duì)固定。值得注意的是Flash可以整體或部分快速寫入和擦除，寫入和擦除同時(shí)完成。但不能像RAM那樣按字節(jié)寫入。隨著技術(shù)的發(fā)展，F(xiàn)lash的單片容量大，易于修改，所以目前廣泛用于主扳的ROMBIOS及其他ROM中。Flash存儲(chǔ)器是Intel公司在上世紀(jì)80年代末期推出的一種新型存儲(chǔ)器，同E2PROM一樣可以在線擦除，但整體擦除時(shí)問比E2PROM快3個(gè)數(shù)量級(jí)以上，且具有集成度高、價(jià)格低、功耗低、極強(qiáng)抗干擾能力等優(yōu)點(diǎn)。常用的Flash存儲(chǔ)器有：28F156(32K*8bit)、28F512(64K*8bit)、28FOIO(128K*8bit)、28F020(256K*8bit)、28F004(4M位)、28FO08(8M位)、28F016(16M位)、28F032(32M位)等。所構(gòu)成閃速存儲(chǔ)器(U盤)使用時(shí)可帶電插拔、即插即用。運(yùn)行環(huán)境可為Windows98/ME/XP以及Linux2.4等操作系統(tǒng)。FLASHFlash存儲(chǔ)器的基本電路由一只CMOS管構(gòu)成，依舊使用浮空柵極FG上有無電荷代表0或1。柵極為字線，漏極為位線，源極為源線。擦除原理為在字線柵極上加高電平，源、漏極之間形成導(dǎo)電溝道，浮空柵極上有感應(yīng)電荷，這種穩(wěn)定狀態(tài)可代表0或1。如果字線柵極上無高電平，源、漏極之間沒有導(dǎo)電溝道，則浮空柵極上無感應(yīng)電荷，這種穩(wěn)定狀態(tài)可代表1或0。狀態(tài)轉(zhuǎn)換過程十分簡單，如果有導(dǎo)電溝道存在，則浮空柵極上有感應(yīng)電荷，這時(shí)只需撤走源、柵極間電壓，加一正向電壓，導(dǎo)電溝道即消失，浮空柵極上的感應(yīng)電荷也消失。據(jù)測試，正常使用情況下，浮空柵極上編程的電荷可以保持100年而不消失。FLASHMemory從結(jié)構(gòu)上分上要有NOR、NAND、AND等。NOR1、擁有獨(dú)立的數(shù)據(jù)總統(tǒng)和地址總線，允許系統(tǒng)直接從Flash中讀取代碼執(zhí)行。2、可以單字節(jié)或單字編程，但不能單字節(jié)擦除，能快速隨機(jī)讀取，擦除和編程速度較慢。NAND1、適用于字節(jié)串行操作(如:存儲(chǔ)卡、固態(tài)存儲(chǔ)盤)，正成為閃速磁盤技術(shù)的核心。2、具有塊編程和塊擦除的功能，其塊擦除時(shí)間是2ms，而NOR技術(shù)的塊擦除時(shí)間達(dá)到幾百ms。3、數(shù)據(jù)、地址采用同一總線，實(shí)現(xiàn)串行讀取。隨機(jī)讀取速度慢且不能按字節(jié)隨機(jī)編程。4、芯片尺寸小，引腳少，是位成本最低的固態(tài)存儲(chǔ)器。AND采用0.18um的制造工藝，生產(chǎn)出的芯片尺寸更小、存儲(chǔ)容量更大、功耗更低。5.3半導(dǎo)體存儲(chǔ)器的接口設(shè)計(jì)前面介紹了存儲(chǔ)器的基本電路原理和一些存儲(chǔ)器芯片。計(jì)算機(jī)中對(duì)存儲(chǔ)器位數(shù)和容量的需要視系統(tǒng)大小、性能決定，而各種型號(hào)的存儲(chǔ)器芯片的存儲(chǔ)單元數(shù)和每個(gè)單元中的位數(shù)均有所不同。如何用各種性能的存儲(chǔ)器芯片構(gòu)成系統(tǒng)所需要的存儲(chǔ)區(qū)，是本節(jié)要討論的問題。在這里需要解決以下兩個(gè)問題。1、如何選擇容量小或位數(shù)少的存儲(chǔ)器芯片組成系統(tǒng)需要的定容量、定位數(shù)(字長)的存儲(chǔ)區(qū)。2、如何設(shè)計(jì)存儲(chǔ)器接口電路。步驟1、選擇存儲(chǔ)器芯片；2、地址分配；3、地址譯碼；4、CPU與存儲(chǔ)器芯片的信號(hào)連接。5.3.1半導(dǎo)體存儲(chǔ)芯片的選擇

芯片類型的選擇

A.一般情況下，一個(gè)微機(jī)系統(tǒng)RAM和ROM均有，對(duì)于固定的程序和數(shù)據(jù)表格，應(yīng)選擇ROM芯片。

B.對(duì)于需要暫存數(shù)據(jù)時(shí)，則應(yīng)選擇RAM芯片。SRAM適于小系統(tǒng)及高速緩存，無需刷新電路，接口電路簡單、DRAM適于大容量系統(tǒng)，如計(jì)算機(jī)中的內(nèi)存。

C.還需要考慮芯片型號(hào)、單片容量、功能、電源供電、讀寫速度、價(jià)格等。當(dāng)存儲(chǔ)器的速度低于CPU時(shí)，應(yīng)加等待信號(hào)；高于CPU時(shí)，則成本相對(duì)較高。

芯片數(shù)量的確定

存儲(chǔ)芯片有1位片、4位片、8位片等，其存儲(chǔ)容量也各不相同。若構(gòu)成計(jì)算機(jī)系統(tǒng)的存儲(chǔ)器采用1位片芯片需8片，采用4位片芯片需2片，采用8位片芯片需1片。

用位數(shù)不同的存儲(chǔ)器芯片組成8位或16位的存儲(chǔ)器，可用位并聯(lián)方法，即用若干個(gè)芯片并聯(lián)在一起構(gòu)成所需要的位數(shù)。如用lK*1位的存儲(chǔ)器芯片組成1K*8位的存儲(chǔ)器，可用8片1K*l位的芯片并聯(lián)起來。芯片擴(kuò)充之位數(shù)擴(kuò)充

每個(gè)芯片的地址線和控制線復(fù)接在一起，而數(shù)據(jù)線分別接到數(shù)據(jù)總線的各位。圖為用1K*1位的芯片組成1K字節(jié)存儲(chǔ)器，需用8片1K*1位的芯片，如果用1K*4位的芯片，只需2片就可以了。

芯片擴(kuò)充之容量擴(kuò)充

用容量較小的存儲(chǔ)器芯片組成容量較大的存儲(chǔ)器，可用地址串聯(lián)法，即用若干塊小容量芯片接在一起構(gòu)成個(gè)需要的存儲(chǔ)器容量，每個(gè)芯片的地址要經(jīng)過譯碼器分配，以免重疊。5.3.2存儲(chǔ)器的地址分配

在各種計(jì)算機(jī)系統(tǒng)中，字長有8位、16位、32位、64位之分。而存儲(chǔ)器均以字節(jié)為基本存儲(chǔ)單元。如要存儲(chǔ)一個(gè)16位或32位數(shù)據(jù)，就要放在連續(xù)的幾個(gè)內(nèi)存單元中，其低字節(jié)存放單元的地址為該字的地址，這種存儲(chǔ)器稱為“字節(jié)編址結(jié)構(gòu)”。當(dāng)存儲(chǔ)器芯片容量不滿足存儲(chǔ)區(qū)的要求，需要多片存儲(chǔ)器芯片構(gòu)成這個(gè)存儲(chǔ)區(qū)，而每個(gè)存儲(chǔ)器芯片占用不同的地址范圍，所以內(nèi)存地址分配是一重要問題。

例：用2K*8位的存儲(chǔ)器芯片構(gòu)成8K*8位的存儲(chǔ)區(qū)，需要4片2K*8位的存儲(chǔ)芯片。每個(gè)芯片存儲(chǔ)地址由高位地址線決定?！?0000010

0111111111110000001000000000000000000001

11111111111100000001

10000000000000000001

0111111111110000000100000000000000000000

11111111111100000000

100000000000片選地址片內(nèi)地址2K2K2K2K5.3.3存儲(chǔ)器的地址譯碼

存儲(chǔ)芯片的片選信號(hào)可以由譯碼電路實(shí)現(xiàn)。

譯碼電路通?？梢杂蛇壿嬓酒蜃g碼芯片實(shí)現(xiàn)。

地址譯碼電路

邏輯芯片實(shí)現(xiàn)的譯碼電路譯碼芯片實(shí)現(xiàn)的譯碼電路

常用的譯碼芯片包括：74LS138、74LS139、74LS156、Intel8025等。

以74LS138為例：譯碼器采用雙列直插式封裝，共16條引腳。其中A，B，C為三個(gè)地址輸入，有Y7－YO為譯碼器的8個(gè)輸出端，G2A、G2B、G1是譯碼器的允許工作輸入端，只有當(dāng)G2A=O、G2B=O、G1=1時(shí)，才能啟動(dòng)譯碼器，產(chǎn)生唯一一個(gè)有效的低電平輸出信號(hào)。CBAY7Y6Y5Y4Y3Y2Y1Y00001111111000111111101010111110110111111011110011101111101110111111101011111111101111111例：根據(jù)前面例子的地址分配設(shè)計(jì)的譯碼芯片電路存儲(chǔ)器的地址譯碼方案全譯碼方式全譯碼方式就是對(duì)全部地址總線進(jìn)行譯碼，使整個(gè)存儲(chǔ)器地址空間能連續(xù)變化，每個(gè)存儲(chǔ)單元只有唯一的地址。當(dāng)有16根地址線時(shí)可直接尋址64K字節(jié)。有20根地址線時(shí)可直接尋址1M字節(jié)。全譯碼方式不浪費(fèi)存儲(chǔ)器地址空間，各芯片之間的地址可以連續(xù)且不重疊。當(dāng)譯碼地址未用完時(shí)，系統(tǒng)擴(kuò)展也很方便。例：設(shè)共高16根地址總線的8位微機(jī)系統(tǒng)中由多個(gè)1K*8bit的存儲(chǔ)器芯片組成存儲(chǔ)區(qū)。這時(shí)可將地址總線的低10位(A9-A0)做為片內(nèi)的尋址線，直接和存儲(chǔ)器芯片的地址線相連。而把Al5-AlO經(jīng)過6－64譯碼電路譯碼后，做為各存儲(chǔ)芯片的片選信號(hào)，這就是全譯碼。全譯碼方式示例部分譯碼方式部分譯碼方式就是地址總線中的某些線，即除片內(nèi)尋址外的部分高位地址經(jīng)譯碼產(chǎn)生片選信號(hào)，就是所謂的部分譯碼。例：設(shè)具有16根地址總線的8位微機(jī)系統(tǒng)中高1K字節(jié)RAM和2K字節(jié)ROM，分別選用1K*8位的存儲(chǔ)器芯片。采用部分譯碼，即地址總線的低10位(A9－A0)做為片內(nèi)的尋址錢，直接和存儲(chǔ)器芯片的地址線相連，用A1O、A11經(jīng)譯碼做為RAM和ROM的片選線。

這種方法電路簡單，但是存儲(chǔ)器單元地址不唯一，且有時(shí)不連續(xù)。RAM地址范圍XXXX000000000000XXXX001111111111ROM1地址范圍XXXX010000000000XXXX011111111111ROM2地址范圍XXXX100000000000XXXX101111111111線性譯碼方式當(dāng)直接用除片內(nèi)尋址線的某根高位地址線做為選擇存儲(chǔ)器芯片的片選線時(shí)，就是所謂的線性譯碼。

這種方法電路簡單，但是存儲(chǔ)器單元地址不唯一，且有時(shí)不連續(xù)。例：設(shè)具有16根地址總統(tǒng)的8位微機(jī)系統(tǒng)中有1K字節(jié)RAM和1K字節(jié)ROM，分別選用1K*8位的存儲(chǔ)器芯片。采用線性譯碼，即用A15做為片選線A15=O選中RAM，A15=1通過非門選中ROM，將地址總線的低10位(A9－A0)做為片內(nèi)的尋址線，直接和存儲(chǔ)器芯片的地址線相連。RAM地址范圍0XXXXX00000000000XXXXX1111111111ROM地址范圍1XXXXX00000000001XXXXX11111111115.3.4存儲(chǔ)器與CPU的信號(hào)連接

存儲(chǔ)器與CPU的信號(hào)連接主要有3種：

地址線連接

數(shù)據(jù)線連接

控制性連接

地址線連接

一般地址線分兩部分：

片內(nèi)地址：用于選擇出該芯片中的具體哪個(gè)單元，這部分地址能直接接到芯片的地址線上。

片選地址：用于選擇出該存儲(chǔ)單元所在的存儲(chǔ)器芯片，這些地址由地址譯碼電路譯碼后接到芯片的片選線。數(shù)據(jù)線連接

分兩種情況：

存儲(chǔ)芯片的數(shù)據(jù)線是雙向三態(tài)的，可直接與CPU的DB連接；存儲(chǔ)芯片的數(shù)據(jù)線的輸入線與輸出線分開的，則需要外加三態(tài)門，才能與CPU連接?？刂凭€連接CPU對(duì)存儲(chǔ)器進(jìn)行讀寫操作，首先要由地址總線給出地址，然后需要發(fā)出相應(yīng)的讀/寫控制信號(hào)，然后才能在數(shù)據(jù)總線上進(jìn)行數(shù)據(jù)交換?？刂菩盘?hào)一般包括有：讀信號(hào)，寫信號(hào)。8088：8086：5.3.5存儲(chǔ)器接口設(shè)計(jì)舉例

例1：設(shè)計(jì)存儲(chǔ)器接口電路，存儲(chǔ)器容量為8KBROM和8KBRAM，首地址為08000H，CPU為8088最小工作模式。

選片：地址分配：

8KROM0000100000000000000008000H

0000100111111111111109FFFH

8KRAM000010100000000000000A000H

000010111111111111110BFFFH地址譯碼：CPU與存儲(chǔ)器的信號(hào)連接例2：若把例1的CPU改為8086，存儲(chǔ)區(qū)為8K*16單元的RAM，首地址仍為08000H，應(yīng)如何設(shè)計(jì)？8086系統(tǒng)總線形成：選片：2片8K*8bit的RAM來實(shí)現(xiàn)位擴(kuò)充地址分配：為偶數(shù)存儲(chǔ)體，連接到低8位數(shù)據(jù)線上為奇數(shù)存儲(chǔ)體，連接到高8位數(shù)據(jù)線上000010000000000000000000100000000000000100001000000000000010000010000000000000110000100000000000010000001000000000000101…………0000100111111111111000001001111111111111片外片內(nèi)地址譯碼及芯片連接例3：為8051單片機(jī)設(shè)計(jì)1個(gè)存儲(chǔ)器擴(kuò)充接口電路。設(shè)存儲(chǔ)器由4片2K*8bit(2KBROM，6KBRAM)的存儲(chǔ)芯片組成。首地址為0000H。選用下列芯片：分析:選1片ROM，3片RAM?？蓪⒌刂房偨y(tǒng)的低11位(A1O-A0)做為片內(nèi)尋址線，直接與存儲(chǔ)器芯片的地址線相連。采用部分譯碼，A11、A12經(jīng)譯碼后做為片選線。其地址分配：000000000000000000000111111111110000100000000000000011111111111100010000000000000001011111111111000110000000000000011111111111112K2K