第四章時序邏輯電路

第4章時序邏輯基礎(chǔ)與常用器件132時序邏輯基礎(chǔ)觸發(fā)器及其應(yīng)用MSI移位寄存器及其應(yīng)用4MSI計數(shù)器及其應(yīng)用5半導(dǎo)體存儲器4.1時序邏輯基礎(chǔ)

時序邏輯電路的一般模型如圖4-1所示，它由組合邏輯電路和起記憶作用的存儲電路組成。4.1.1時序邏輯電路的一般模型輸入狀態(tài)輸出激勵(驅(qū)動)

X1、…、Xk是電路的k個外部輸入，簡稱輸入；Z1、…、Zm是電路的m個外部輸出，簡稱輸出；

Q1、…、Qr是電路的r個內(nèi)部輸入，也是存儲電路的輸出，通常用來表示電路現(xiàn)在所處的狀態(tài)，簡稱現(xiàn)態(tài)(PresentState)；Y11、Y1y、Y21、…、Yry是電路的r×y個內(nèi)部輸出，也是存儲電路的激勵輸入(y=1或2，分別對應(yīng)1個Q有1個或2個激勵輸入)，它關(guān)系著電路將要到達(dá)的下一個狀態(tài)即次態(tài)(NextState)的狀態(tài)。

現(xiàn)態(tài)和次態(tài)不是一成不變的。電路一旦從現(xiàn)態(tài)變?yōu)榇螒B(tài)，對于下一個時間節(jié)拍來講，這個次態(tài)就變成了現(xiàn)態(tài)。4.1.1時序邏輯電路的一般模型

與組合邏輯電路相比，時序邏輯電路具有以下兩個特點(diǎn)：①結(jié)構(gòu)上存在輸出到輸入的反饋通道，且有存儲器件；②因為有存儲器件，所以電路具有記憶功能。如果僅就輸入輸出關(guān)系來看，也可以說時序邏輯電路具有一個特點(diǎn)，即電路在任何時刻的輸出不僅和該時刻的輸入有關(guān)，而且和過去的輸入也有關(guān)系。4.1.2時序邏輯電路的描述方法(1).方程組描述法時序邏輯電路必須用以下三個方程組才能完全描述其功能：輸出方程組i=1,…,m激勵方程組j=1,…,r；y=1或2次態(tài)方程組j=1,…,r；y=1或2上標(biāo)n和n+1用以標(biāo)明時間上的先后順序，n對應(yīng)于現(xiàn)在時刻tn，n+1對應(yīng)于下一個時刻tn+1。

輸出方程組Zi和激勵方程組Yjy表明，時序邏輯電路在時刻tn的輸出和激勵是該時刻電路的外部輸入Xn和現(xiàn)態(tài)Qn的組合邏輯函數(shù)。次態(tài)方程組則表明，時序邏輯電路在時刻tn+1的狀態(tài)(次態(tài))需要由時刻tn的狀態(tài)(現(xiàn)態(tài))Qn和激勵函數(shù)Yn共同決定。即使輸入相同，也可能因為現(xiàn)態(tài)的不同而使電路產(chǎn)生不同的輸出和激勵，并轉(zhuǎn)向不同的次態(tài)。(2).狀態(tài)圖描述法

狀態(tài)圖(StateDiagram)是時序邏輯電路狀態(tài)轉(zhuǎn)換圖的簡稱，它能夠直觀地描述時序邏輯電路的狀態(tài)轉(zhuǎn)換關(guān)系和輸入輸出關(guān)系，是分析和設(shè)計時序邏輯電路的一個重要工具。在狀態(tài)圖中，電路的狀態(tài)用狀態(tài)名符號外加圓圈(稱為狀態(tài)圈)來表示，狀態(tài)轉(zhuǎn)換的方向用箭頭來表示，箭頭旁以X/Z的形式標(biāo)出轉(zhuǎn)換的輸入條件X和相應(yīng)的電路輸出Z，如圖4-2所示。該圖讀法如下：當(dāng)電路在時刻tn處于現(xiàn)態(tài)Si而輸入為X時，電路輸出為Z；在時刻tn+1，電路將轉(zhuǎn)換到次態(tài)Sj。

在狀態(tài)圖中，電路的狀態(tài)用狀態(tài)名符號外加狀態(tài)圈來表示，狀態(tài)轉(zhuǎn)換的方向用箭頭來表示，箭頭旁以X/Z的形式標(biāo)出轉(zhuǎn)換的輸入條件X和相應(yīng)的電路輸出Z，如下圖所示。該圖讀法如下：當(dāng)電路在時刻tn處于現(xiàn)態(tài)Si，而輸入為X時，電路輸出為Z；在時刻tn+1，電路將轉(zhuǎn)換到次態(tài)Sj。圖4-2【例4-1】某時序邏輯電路的狀態(tài)圖如圖4-3所示。假定電路現(xiàn)在處于狀態(tài)S0，試確定電路輸入序列為X=1000010110時的狀態(tài)序列和輸出序列，并說明最后一位輸入后電路所處的狀態(tài)。

圖4-3

解

根據(jù)電路的狀態(tài)圖、初始狀態(tài)及輸入序列，可以推導(dǎo)如下：時刻0123456789輸入X1000010110現(xiàn)態(tài)S0S1S2S3S0S0S1S2S0S1次態(tài)S1S2S3S0S0S1S2S0S1S2輸出Z0001000100

可見，當(dāng)電路處于初始狀態(tài)S0且輸入序列X=1000010110時，狀態(tài)序列為S1S2S3S0S0S1S2S0S1S2，Z輸出序列為0001000100，最后一位輸入后電路處于S2狀態(tài)。狀態(tài)序列輸出序列

(3).狀態(tài)表描述法狀態(tài)表的結(jié)構(gòu)如下圖:

電路所有可能的輸入組合列在表的頂部，所有的狀態(tài)作為現(xiàn)態(tài)列在表的左邊，對應(yīng)的次態(tài)和輸出填入表中。該表讀法如下：當(dāng)電路在時刻tn處于現(xiàn)態(tài)Si而輸入為X時，電路輸出為Z；在時刻tn+1，電路將轉(zhuǎn)換到次態(tài)Sj。狀態(tài)圖和狀態(tài)表可以相互轉(zhuǎn)換。例如，圖4-3所示狀態(tài)圖可轉(zhuǎn)換為表4-1所示的狀態(tài)表，反過來也一樣。表中Sn表示現(xiàn)態(tài)，Sn+1表示次態(tài)。

狀態(tài)表的結(jié)構(gòu)如下圖:

4.1.3時序邏輯電路的一般分類

(1).同步時序電路和異步時序電路

按照電路中狀態(tài)改變的指令方式來分，時序邏輯電路可以分為同步時序電路和異步時序電路兩大類。同步時序電路:存儲電路中各觸發(fā)器在同一時鐘脈沖CP作用下發(fā)生狀態(tài)轉(zhuǎn)換的時序邏輯電路。

異步時序電路:沒有統(tǒng)一的時鐘脈沖信號，存儲電路中各觸發(fā)器(或延遲元件)狀態(tài)變化不同步的時序邏輯電路。

（２）.米里型電路和摩爾型電路按照輸出變量是否和輸入變量直接相關(guān)來分，時序邏輯電路又可以分為米里（Mealy）型電路和摩爾（Moore）型電路兩類。米里型:輸出與輸入變量有關(guān)的時序邏輯電路，它的輸出與現(xiàn)態(tài)和輸入的函數(shù)相關(guān)。

摩爾型：輸出與輸入變量無直接關(guān)系的時序邏輯電路，它的輸出只是現(xiàn)態(tài)Qn

的函數(shù)，輸出方程組的形式變?yōu)閳D4-5摩爾型電路狀態(tài)圖和狀態(tài)表示例(a)狀態(tài)圖；(b)狀態(tài)表

同一個時序邏輯功能，既可以用米里型電路來實現(xiàn)，也可以用摩爾型電路來實現(xiàn)。二者除了輸出信號與輸入信號的時序關(guān)系略有不同之外，從功能上講，二者沒有本質(zhì)差別。從實現(xiàn)的角度看，米里型電路所需狀態(tài)(或存儲器件)一般比摩爾型要少，但摩爾型電路的輸出電路卻比米里型電路簡單。這說明，米里型電路和摩爾型電路各有千秋，設(shè)計者可以根據(jù)需要選擇適當(dāng)?shù)碾娐奉愋瓦M(jìn)行電路設(shè)計。第3章時序邏輯基礎(chǔ)與常用器件132時序邏輯基礎(chǔ)觸發(fā)器及其應(yīng)用MSI移位寄存器及其應(yīng)用4MSI計數(shù)器及其應(yīng)用5半導(dǎo)體存儲器4.2觸發(fā)器及其應(yīng)用4.2.1RS觸發(fā)器（1）.基本RS觸發(fā)器基本RS觸發(fā)器是結(jié)構(gòu)最簡單的一種觸發(fā)器，各種實用的觸發(fā)器都是在RS觸發(fā)器的基礎(chǔ)上構(gòu)成的。

圖4-6與非門RS觸發(fā)器(a)電路；(b)國標(biāo)符號；(c)慣用符號由兩個與非門交叉耦合構(gòu)成的RS觸發(fā)器電路及其邏輯符號如圖4-6所示。輸入信號符號上的非號和輸入端的小圓圈，都表示這兩個輸入信號為低電平有效。

Q和是觸發(fā)器的兩個互補(bǔ)輸出端，正常情況下二者的邏輯電平相反。有兩個穩(wěn)定狀態(tài)：Q＝1表示觸發(fā)器處于1狀態(tài)；

Q＝0表示觸發(fā)器處于0狀態(tài)。即觸發(fā)器的狀態(tài)由Q端的邏輯值定義。觸發(fā)器的這兩種穩(wěn)定狀態(tài)正好用來存儲二進(jìn)制信息1和0。通常將使Q＝1的操作稱為置1或置位(Set)，使Q＝0的操作稱為置0或復(fù)位(Reset)。應(yīng)明確：

與非門RS觸發(fā)器真值表

和

端同時為0不允許發(fā)生的理由：

①觸發(fā)器的兩個互補(bǔ)輸出端Q和都為1，違背了觸發(fā)器的兩個輸出信號Q和應(yīng)該互補(bǔ)的規(guī)定；

②約束態(tài)后，若進(jìn)行保持操作將出現(xiàn)不定態(tài)（因為兩個與非門的延遲時間差異無法確知，導(dǎo)致觸發(fā)器狀態(tài)既可能為1也可能為0，這也違背了電路設(shè)計的確定性原則）。

圖4-7與非門RS觸發(fā)器的工作波形禁用不確定置1保持置1保持置0RSQQ圖4–8或非門RS觸發(fā)器(a)電路；(b)國標(biāo)符號；(c)慣用符號；(d)真值表（2）.時鐘同步RS觸發(fā)器圖

4-9時鐘同步RS觸發(fā)器(a)電路；(b)國標(biāo)符號；(c)慣用符號；(d)真值表時鐘同步RS觸發(fā)器的狀態(tài)真值表

用卡諾圖化簡狀態(tài)真值表，可以得到描述該觸發(fā)器狀態(tài)轉(zhuǎn)換規(guī)律的特征方程(也稱次態(tài)方程或狀態(tài)方程)及特征方程成立的條件(即對R、S輸入信號的約束條件)

初態(tài)置1禁用不定置0保持空翻圖4-10時鐘同步RS觸發(fā)器的工作波形

從波形圖可見，在最后一個CP脈沖的CP=1期間，R、S的變化引起觸發(fā)器狀態(tài)發(fā)生了3次變化。像這種觸發(fā)器在一個CP脈沖作用期間發(fā)生多次翻轉(zhuǎn)的現(xiàn)象稱為空翻。

在時序邏輯電路中，空翻現(xiàn)象必須堅決避免。解決的辦法就是采用只對CP邊沿響應(yīng)而不是對電平進(jìn)行響應(yīng)的邊沿觸發(fā)器。現(xiàn)在的集成觸發(fā)器大多采用這種邊沿觸發(fā)的電路結(jié)構(gòu)，觸發(fā)器的狀態(tài)只可能在CP脈沖的上升沿或下降沿發(fā)生翻轉(zhuǎn)，從而有效地防止了空翻。

將時鐘同步RS觸發(fā)器的S端外接D輸入，D反相后接R端，可構(gòu)成D鎖存器（DelayLatch），用于存儲二進(jìn)制數(shù)據(jù)。每當(dāng)CP脈沖作用后，加于D輸入線上的數(shù)據(jù)就鎖存在D鎖存器中。

74373就是這樣一種典型的8位二進(jìn)制數(shù)鎖存器。

4.2.2集成觸發(fā)器圖4–11D觸發(fā)器(a)國標(biāo)符號；(b)慣用符號；(c)真值表；(d)狀態(tài)圖；(e)激勵表（1）.D(Delay)觸發(fā)器

從真值表可見，D觸發(fā)器具有如下邏輯功能特點(diǎn)：不管觸發(fā)器的現(xiàn)態(tài)是0還是1，當(dāng)時鐘脈沖CP的上升沿到來后，觸發(fā)器都將變成與時鐘脈沖上升沿到來時的D端輸入值相同的狀態(tài)，即相當(dāng)于將數(shù)據(jù)D存入了D觸發(fā)器中。因此，D觸發(fā)器特別適合于寄存數(shù)據(jù)。

如具有三態(tài)輸出的8位二進(jìn)制數(shù)鎖存器74373

從真值表直接寫出D觸發(fā)器的特征方程：

Qn+1=Dn

圖4-12D觸發(fā)器的工作波形

CPDQ(b)一般的，D觸發(fā)器的狀態(tài)變化發(fā)生在CP脈沖的上升沿，見下圖。圖4-13D觸發(fā)器的脈沖特性

從微觀上看，D觸發(fā)器使用時也要滿足其脈沖特性的要求，如在CP脈沖上升沿到來前，D端外加信號至少有長度為tset的建立時間；在CP脈沖上升沿過后，D端外加信號至少有長度為th的保持時間。

（2）.JK觸發(fā)器圖4-14邊沿觸發(fā)結(jié)構(gòu)JK觸發(fā)器(a)國標(biāo)符號；(b)慣用符號；(c)真值表；(d)狀態(tài)圖；(e)激勵表

從真值表可見，JK觸發(fā)器的邏輯功能最為豐富。在時鐘脈沖和激勵信號作用下，可以實現(xiàn)置1（置位）、置0（復(fù)位）、保持和翻轉(zhuǎn)等操作。用卡諾圖化簡真值表，可得JK觸發(fā)器的特征方程為圖4–15JK觸發(fā)器的工作波形

還有一種主-從結(jié)構(gòu)也稱脈沖觸發(fā)結(jié)構(gòu)的JK觸發(fā)器。

主-從觸發(fā)器的國標(biāo)符號與邊沿觸發(fā)器有所不同，它的CP輸入端無小圓圈和動態(tài)輸入符號“>”，但Q和輸出端框內(nèi)要加延遲輸出符號“┐”，用以表示觸發(fā)器狀態(tài)在CP下降沿到來時才發(fā)生變化。（3）.T觸發(fā)器和T′觸發(fā)器圖4-16T觸發(fā)器(a)國標(biāo)符號；(b)慣用符號；(c)真值表；(d)狀態(tài)圖；(e)激勵表功能保持翻轉(zhuǎn)從真值表可直接寫出T觸發(fā)器的特征方程為

將T觸發(fā)器的激勵輸入端T固定接邏輯1，則可得只有翻轉(zhuǎn)功能的觸發(fā)器，稱為T′觸發(fā)器。每來一個時鐘脈沖，T′觸發(fā)器的狀態(tài)就翻轉(zhuǎn)一次。

T觸發(fā)器和T′觸發(fā)器特別適合實現(xiàn)計數(shù)器，因為計數(shù)器電路中的觸發(fā)器狀態(tài)要么翻轉(zhuǎn)，要么保持。但必須指出的是，通用數(shù)字集成電路中并無T觸發(fā)器或T′觸發(fā)器這類器件，需要用到時可由D觸發(fā)器或JK觸發(fā)器改接。此時，T觸發(fā)器或T′觸發(fā)器的觸發(fā)方式與所使用的觸發(fā)器相同。如果是在CP脈沖的下降沿觸發(fā)，邏輯符號的CP輸入端應(yīng)有小圓圈。（4）.集成觸發(fā)器的異步置位端SD和異步復(fù)位端RD圖4-17帶異步端的D觸發(fā)器圖4-18帶異步端的D觸發(fā)器的工作波形

D觸發(fā)器和JK觸發(fā)器是常用集成觸發(fā)器，根據(jù)功能需要可以改接為T或T′觸發(fā)器，而且D觸發(fā)器和JK觸發(fā)器之間也可以進(jìn)行相互轉(zhuǎn)換。

（1）、D觸發(fā)器轉(zhuǎn)換為JK、RS、T、T′觸發(fā)器。轉(zhuǎn)換方法：特征方程法①、D→JK把單端輸入觸發(fā)器，通過轉(zhuǎn)換電路變換為雙端輸入觸發(fā)器。D觸發(fā)器＋轉(zhuǎn)換電路＝JK邏輯功能。轉(zhuǎn)換轉(zhuǎn)換DKJCP

4.2.3觸發(fā)器邏輯功能的轉(zhuǎn)換圖4-19DJK轉(zhuǎn)換(a)

兩個特征方程相比較，令其相等。D觸發(fā)器特征方程：JK觸發(fā)器特征方程：圖4-20觸發(fā)器轉(zhuǎn)換DJK(b)

☆

JK觸發(fā)器是下降沿翻轉(zhuǎn)，D觸發(fā)器是上升沿翻轉(zhuǎn)，若轉(zhuǎn)換后還用下降沿翻轉(zhuǎn)，則在CP端加反相器。圖4-21觸發(fā)器轉(zhuǎn)換DJK（c)

②、D→RSD觸發(fā)器特征方程：RS觸發(fā)器特征方程：令兩個特征方程相等：形成用與非門實現(xiàn)的轉(zhuǎn)換電路和D觸發(fā)器一起構(gòu)成新的RS觸發(fā)器。圖4-22觸發(fā)器轉(zhuǎn)換DRS③、D→T、T′D觸發(fā)器特征方程：T觸發(fā)器特征方程：同樣令兩個特征方程相等：轉(zhuǎn)換電路邏輯表達(dá)式為：T′觸發(fā)器特征方程：所以只要令D觸發(fā)器的輸入D=

即可得到用D觸發(fā)器實現(xiàn)T′觸發(fā)器邏輯功能。圖4-23觸發(fā)器轉(zhuǎn)換DT①、JK→DD觸發(fā)器特征方程：

JK觸發(fā)器特征方程：

，JK觸發(fā)器就成了下降沿觸發(fā)的D觸發(fā)器了。（2）、JK觸發(fā)器轉(zhuǎn)換為D，T，T′觸發(fā)器圖4-24觸發(fā)器轉(zhuǎn)換JKD②、JK→TT觸發(fā)器特征方程：JK觸發(fā)器特征方程：比較兩個觸發(fā)器特征方程，只要令J=K=T即可。

圖4-25觸發(fā)器轉(zhuǎn)換JKT③JK→T′JK觸發(fā)器特征方程：T′觸發(fā)器特征方程：只有當(dāng)J=K=1時，所以令：J=K=1圖4-26觸發(fā)器轉(zhuǎn)換JKT’

4.2.4觸發(fā)器的應(yīng)用(1).消除機(jī)械開關(guān)抖動圖4-27基本RS觸發(fā)器消除開關(guān)抖動(a)電路；(b)波形+5V開關(guān)抖動(2).構(gòu)成寄存器和移位寄存器

利用觸發(fā)器的存儲功能，可以非常方便地構(gòu)成各種寄存器(Register)和移位寄存器(ShiftRegister)。寄存器的功能是存儲二進(jìn)制信息，基本要求是“存得進(jìn)、存得住、取得出”。移位寄存器是一種具有移位功能的寄存器，不僅能夠存放二進(jìn)制信息，而且還能對所存儲的二進(jìn)制信息進(jìn)行移位。

圖4-284位二進(jìn)制右移寄存器一個使用D觸發(fā)器構(gòu)成的4位二進(jìn)制數(shù)右移寄存器如下圖所示，它在每個CP脈沖的上升沿將數(shù)據(jù)右移1位。數(shù)據(jù)串行輸入、串行輸出。4位右移寄存器移位工作表【例4-2】分析電路的功能，并畫出其中一種電路的工作波形

和狀態(tài)圖。解圖4-29（1）

八進(jìn)制異步減法計數(shù)器電路JK觸發(fā)器構(gòu)成；D觸發(fā)器構(gòu)成（3）.構(gòu)成計數(shù)器圖4-29（2）

八進(jìn)制異步加法計數(shù)器電路JK觸發(fā)器構(gòu)成；(b)D觸發(fā)器構(gòu)成圖4-30八進(jìn)制異步減法計數(shù)器的工作波形圖4-31八進(jìn)制異步減法計數(shù)器的狀態(tài)圖①2n進(jìn)制（模長M=2n）異步計數(shù)器的連接規(guī)律2n進(jìn)制異步計數(shù)器的連接規(guī)律②非2n進(jìn)制（模長M≠2n）異步計數(shù)器的構(gòu)成方法

非2n進(jìn)制異步計數(shù)器有兩種構(gòu)成方法，一種稱為阻塞反饋法，一種稱為脈沖反饋法。此處僅介紹脈沖反饋法中最簡單的異步清0-置1法，該方法按照下面步驟連接電路。

★首先按照前述方法構(gòu)造一個滿足2n-1＜M＜2n的2n進(jìn)制異步加法或減法計數(shù)器，其中M為待設(shè)計的計數(shù)器的進(jìn)制數(shù)或模數(shù)。

★如果是加法計數(shù)器，則遇狀態(tài)M異步清0，使計數(shù)器跳過后面的2n-M個狀態(tài)。具體連接方法是：將M化為n位二進(jìn)制數(shù)，將其中為1的觸發(fā)器的Q端“與非”后接到各觸發(fā)器的異步清零端上，電路即構(gòu)造完畢。此處的與非門稱為識別門。

★如果是減法計數(shù)器，則遇全1狀態(tài)異步置M-1狀態(tài)，使計數(shù)器跳過后面的2n-M個狀態(tài)。具體連接方法是:將M-1化為n位二進(jìn)制數(shù)，將其中為1的觸發(fā)器的端及為0的觸發(fā)器的端連到一個與非門的輸出端，各個觸發(fā)器的Q端作為該與非門的輸入，電路即構(gòu)造完畢。

【例4-3】分別用D觸發(fā)器構(gòu)成五進(jìn)制異步加法計數(shù)器和減法計數(shù)器，并畫出狀態(tài)圖。解五進(jìn)制計數(shù)器需要3個觸發(fā)器。對于TTL觸發(fā)器，開路輸入端相當(dāng)于接邏輯1。構(gòu)成加法計數(shù)器時，首先構(gòu)成八進(jìn)制加法計數(shù)器。因為5=(101)2，Q2和Q0為1，所以將Q2和Q0觸發(fā)器的Q端“與非”后接到各個觸發(fā)器的異步清0端D即可構(gòu)成五進(jìn)制異步加法計數(shù)器，電路如圖4-32所示。圖4-34五進(jìn)制異步加法計數(shù)器狀態(tài)圖圖4-32五進(jìn)制異步加法計數(shù)器電路圖4-35五進(jìn)制異步減法計數(shù)器狀態(tài)圖圖4-33五進(jìn)制異步減法計數(shù)器電路③2n進(jìn)制同步計數(shù)器同步行波計數(shù)器的連接規(guī)律

不論是加法計數(shù)器還是減法計數(shù)器，最低位觸發(fā)器Q0都工作在有CP脈沖就翻轉(zhuǎn)的T′觸發(fā)器狀態(tài)，因此激勵T0=1，J0=K0=1。最低位以外的各個觸發(fā)器工作于T觸發(fā)器狀態(tài)。加法計數(shù)器，各位觸發(fā)器在其所有低位觸發(fā)器Q端均為1時（進(jìn)位前狀態(tài)），激勵應(yīng)為1，以便下一個CP脈沖到來時低位向本位進(jìn)位，因此，激勵Ti=Ji=Ki=Q0Q1…Qi-2Qi-1。減法計數(shù)器，各位觸發(fā)器在其所有低位觸發(fā)器Q端均為0時，激勵應(yīng)為1，以便下一個CP脈沖到來時低位向本位借位，因此，激勵?！纠?-4】分別用JK觸發(fā)器構(gòu)成八進(jìn)制同步加法計數(shù)器和減法計數(shù)器。解用JK觸發(fā)器構(gòu)成的八進(jìn)制同步加法計數(shù)器和減法計數(shù)器電路分別如圖4-36和圖4-37所示。圖4-36八進(jìn)制同步加法計數(shù)器電路圖4-37八進(jìn)制同步減法計數(shù)器電路第4章時序邏輯基礎(chǔ)與常用器件132時序邏輯基礎(chǔ)觸發(fā)器及其應(yīng)用MSI移位寄存器及其應(yīng)用4MSI計數(shù)器及其應(yīng)用5半導(dǎo)體存儲器4.3MSI計數(shù)器及其應(yīng)用部分常用MSI計數(shù)器的型號及基本特性

部分常用MSI計數(shù)器的型號及基本特性4.3.1二-五-十進(jìn)制異步加法計數(shù)器7490（1）.功能描述

二-五-十進(jìn)制異步加法計數(shù)器7490采用14引腳雙列直插式封裝，電源和地的引腳位置與大多數(shù)標(biāo)準(zhǔn)集成電路不同，第5腳為電源，第10腳為地，使用時需要注意。與此類似的還有7491、7492、7493、7494、7496等芯片。

7490的電路結(jié)構(gòu)、邏輯符號如圖4-38所示。圖4-387490電路結(jié)構(gòu)與邏輯符號(a)電路結(jié)構(gòu)；(b)國標(biāo)符號；(c)慣用符號7490功能表圖4-397490構(gòu)成十進(jìn)制計數(shù)器(a)8421BCD計數(shù)器；(b)5421BCD計數(shù)器7490真值表（2）.構(gòu)成不超過十的任意進(jìn)制計數(shù)器7490構(gòu)成不超過十的任意進(jìn)制計數(shù)器的電路連接表7490CPBCPAS92S91R01R02(a)100CPQDQCQBQA0圖4-407490構(gòu)成八進(jìn)制計數(shù)器(a)電路；(b)工作波形（3）.級聯(lián)擴(kuò)展①模數(shù)M可分解當(dāng)模數(shù)M可分解為M=M1×M2×…×Mk(Mi≤10,1≤i≤k)

且M不計較計數(shù)器狀態(tài)編碼時，可以先分別實現(xiàn)各子計數(shù)器Mi，然后級聯(lián)構(gòu)成模M計數(shù)器。

【例4-5】用7490構(gòu)成四十五進(jìn)制計數(shù)器電路。解M=45=9×5，可以先構(gòu)成九進(jìn)制和五進(jìn)制計數(shù)器，然后級聯(lián)構(gòu)成四十五進(jìn)制計數(shù)器，電路如圖4-41所示。其中右側(cè)7490構(gòu)成九進(jìn)制計數(shù)器，左側(cè)7490構(gòu)成五進(jìn)制計數(shù)器。圖4-417490構(gòu)成四十五制進(jìn)計數(shù)器fq=1/45fcp圖4-417490構(gòu)成四十五制進(jìn)計數(shù)器fq=1/45fcp

②一般擴(kuò)展方法使用7490的一般擴(kuò)展方法是，先將7490接為10n進(jìn)制計數(shù)器，然后遇M清0。盡量利用R01、R02端，不加或少加邏輯門。【例4-6】用7490構(gòu)成八十五進(jìn)制計數(shù)器。解:首先用兩片7490構(gòu)成一百進(jìn)制計數(shù)器，然后遇85（十位為8，個位為5時）清0.電路如圖4-42所示。圖4-427490構(gòu)成八十五進(jìn)制計數(shù)器圖4-427490構(gòu)成八十五進(jìn)制計數(shù)器4.3.2模16同步可預(yù)置加法計數(shù)器74163（1）.功能描述圖4-4374163的邏輯符號與功能表74163的邏輯符號與功能表觸發(fā)器保持，CO=0（2）.使用方法

從功能表可見，74163具有同步清0、同步置數(shù)、同步計數(shù)和狀態(tài)保持等功能，是一種功能比較全面的MSI同步計數(shù)器。使用74163的復(fù)位和置數(shù)功能，可以方便地構(gòu)成任意進(jìn)制計數(shù)器。①反饋清0法構(gòu)成M進(jìn)制計數(shù)器特點(diǎn)：★因為反饋清0，所以有固定最小值0000，最大值=M-1；★因為163同步清0，所以采樣值=最大值=M-1；★因為同步清0，所以無毛刺。

解采樣：M-1=10-1=9=(1001)2，反饋函數(shù)=QDQA，為此，識別與非門輸入端接QD和QA，輸出端接。為了保證時計數(shù)器正常計數(shù)，、P、T等信號均應(yīng)接邏輯1。電路連接如圖4-44所示，工作波形如圖4-45所示。

【例4-7】用74163構(gòu)成十進(jìn)制計數(shù)器。

圖4-44例4-7電路

74161除異步清零外其余功能與163相同，則完成上述設(shè)計應(yīng)如何修改電路？圖4-45圖4-44電路工作波形同步清零②反饋預(yù)置法構(gòu)成M進(jìn)制計數(shù)器基本連接方式為：★

Q值采樣控制循環(huán)。特點(diǎn)：可設(shè)定最小值（即預(yù)置值），可任意選擇有效計數(shù)狀態(tài)。狀態(tài)連續(xù)時，最大值=M+最小值-1；★

CO

值采樣控制循環(huán)。

特點(diǎn)：有固定最大值（1111），連續(xù)計數(shù)時，

最小值=最大值-M+1；(或最小值=16-M)

（15）

固有模長

【例4-8】用74163構(gòu)成十進(jìn)制計數(shù)器，并畫出其工作波形。

解計數(shù)器狀態(tài)循環(huán)采用前面10個狀態(tài)，首狀態(tài)為“0”，末狀態(tài)為“9”，因此，DCBA=0000，，

計數(shù)器電路如圖4-46所示，工作波形如圖4-47所示。

圖4-46例4-8電路若首狀態(tài)為3，模8計數(shù)如何？圖4-47圖4-46電路的工作波形同步置數(shù)圖4-47CO控制反饋模十計數(shù)邏輯圖圖4-48CO控制反饋模十計數(shù)邏輯圖101

在74系列計數(shù)器中，74161與74163最為接近。74161除了是異步復(fù)位外，其它與74163完全相同。而74160與74161的區(qū)別僅在于74160是十進(jìn)制計數(shù)器，74161是十六進(jìn)制計數(shù)器。同樣，74162與74163的區(qū)別也僅在于74162是十進(jìn)制計數(shù)器，而74163是十六進(jìn)制計數(shù)器。因此，74160~74163的使用方法幾乎相同。（3）.級聯(lián)擴(kuò)展圖4-50二～二百五十六進(jìn)制程控計數(shù)器電路74163QDQCQBTPCPCOQALDCLR11Y7Y6Y5Y474163QDQCQBTPCOQALDCLR11Y3Y2Y1Y01CPCPDCBADCBA11（3）.級聯(lián)擴(kuò)展圖4-50二～二百五十六進(jìn)制程控計數(shù)器電路

設(shè)預(yù)置數(shù)為Y，計數(shù)器模數(shù)為M，級聯(lián)的芯片數(shù)為k，則三者之間的關(guān)系為:Y=16k-M

例如，要構(gòu)成模M=200的計數(shù)器，需要2片74163，預(yù)置數(shù)Y=162-200=56=(00111000)2

即在圖4-50電路中，左側(cè)74163的DCBA接0011，右側(cè)74163的DCBA接1000。圖4-50電路中，改變預(yù)置數(shù)Y就可以改變計數(shù)器的進(jìn)制數(shù)。用計算機(jī)輸出數(shù)據(jù)來控制計數(shù)器的進(jìn)制數(shù)最為方便，因此常把這類計數(shù)器稱為程控計數(shù)器或程控分頻器。

程控計數(shù)器的連接方法本質(zhì)上相當(dāng)于每個計數(shù)循環(huán)開始時給計數(shù)器置入一個基數(shù)，計M個CP脈沖后計數(shù)器就達(dá)到滿量程(16k)，從而產(chǎn)生進(jìn)位，使計數(shù)器重新開始新一輪計數(shù)。因此，必須注意，這種計數(shù)器真正使用的是16k個狀態(tài)中后面M個狀態(tài)構(gòu)成的計數(shù)循環(huán)，其編碼方式與一般計數(shù)器不同。按照這種低位芯片的進(jìn)位輸出CO接相鄰高位芯片的T控制端、最高位芯片的進(jìn)位輸出CO取反后接各個74163的控制端的連接方式，可以實現(xiàn)更多芯片的級聯(lián)。圖4-5174192邏輯符號與功能表國標(biāo)符號；(b)慣用符號；(c)功能表4.3.3同步10進(jìn)制可逆計數(shù)器74192（1）.功能描述圖4-5274192邏輯符號與功能表國標(biāo)符號；(b)慣用符號；(c)功能表注意：加法計數(shù)時，CPU輸入計數(shù)脈沖，而CPD必須維持邏輯1；減法計數(shù)時，CPD輸入計數(shù)脈沖，而CPU必須維持邏輯1。此外，異步清0控制信號CLR的優(yōu)先權(quán)比置數(shù)控制信號的高。

（2）.使用方法

74192有清0和置數(shù)功能，因此同樣可以使用反饋清0法或反饋預(yù)置法來構(gòu)成任意進(jìn)制計數(shù)器。①反饋清0法構(gòu)成M進(jìn)制計數(shù)器

74192是異步清0，使用反饋清0法構(gòu)成加法計數(shù)器的方法與7490相同，即遇M清0。構(gòu)成減法計數(shù)器時，使用0和后面M-1個狀態(tài)構(gòu)成計數(shù)循環(huán)，遇10-M狀態(tài)清0。

②反饋預(yù)置法構(gòu)成M進(jìn)制計數(shù)器

因為是異步置數(shù)，74192不僅和異步清0一樣會在波形上產(chǎn)生毛刺輸出，而且在構(gòu)成計數(shù)器時預(yù)置數(shù)與進(jìn)制數(shù)的關(guān)系也與74163有所不同。以M進(jìn)制加法計數(shù)器為例，使用前面M個狀態(tài)構(gòu)成計數(shù)器時，DCBA接計數(shù)循環(huán)的首狀態(tài)，以末狀態(tài)加1后的狀態(tài)作為識別與非門的輸入，與非門的輸出接置數(shù)控制端。使用后面M個狀態(tài)構(gòu)成程控計數(shù)器時，，

預(yù)置數(shù)與進(jìn)制數(shù)的關(guān)系變?yōu)?/p>

Y=10k-M-1

構(gòu)成M進(jìn)制（不超過十的任意進(jìn)制）減法計數(shù)器時，與用觸發(fā)器構(gòu)成任意進(jìn)制計數(shù)器的方法類似，遇9置為M-1狀態(tài)。固有模長【例4-9】用74192構(gòu)成兩種預(yù)置方式的八進(jìn)制加法計數(shù)器。解:使用前面8個狀態(tài)時，首狀態(tài)為(0000)2，預(yù)置數(shù)DCBA=(0000)2。末狀態(tài)為(0111)2，采樣值=(0111)2+1=(1000)2，或采樣值=M=1000，因此反饋函數(shù)

。使用后面8個狀態(tài)時:預(yù)置數(shù)DCBA=10-8-1=1=(0001)2，。

用74192構(gòu)成的兩種八進(jìn)制加法計數(shù)器電路如圖4-53所示圖4-5474192構(gòu)成的兩種八進(jìn)制加法計數(shù)器(a)使用前面8個狀態(tài)；(b)使用后面8個狀態(tài)（3）.級聯(lián)擴(kuò)展

用兩片74192構(gòu)成一百進(jìn)制可逆計數(shù)器，要求X為加法/減法控制端，當(dāng)X=0時，計數(shù)器為一百進(jìn)制加法計數(shù)器；當(dāng)X=1時，計數(shù)器為一百進(jìn)制減法計數(shù)器?？刂齐娐吩O(shè)計如下：XCPUCPD

01CP11CP電路如圖4-55所示。圖4-55一百進(jìn)制可逆計數(shù)器電路按照類似方式級聯(lián)，可以構(gòu)成10k進(jìn)制的可逆計數(shù)器。采用反饋清0或反饋預(yù)置方法，可以方便地構(gòu)成任意進(jìn)制計數(shù)器。4.3.4計數(shù)器的應(yīng)用（1）.分頻

從較高頻率的輸入信號得到較低頻率的輸出信號的過程稱為分頻。分頻器本質(zhì)上就是計數(shù)器，惟一區(qū)別僅在于分頻器必須有輸出，而計數(shù)器可以有輸出也可以沒有輸出。【例4-10】某數(shù)字通信系統(tǒng)的基本時鐘頻率為1MHz，其中一個子系統(tǒng)的時鐘頻率要求為125kHz。試設(shè)計能夠從基本時鐘產(chǎn)生子系統(tǒng)工作時鐘的電路。解設(shè)分頻次數(shù)為N，則有N=(1/125)MHz=8kHz。因此，設(shè)計一個帶有輸出的八進(jìn)制計數(shù)器即可滿足使用要求。用74163實現(xiàn)的8分頻器電路如圖4-56所示。圖4–568分頻器電路（2）.計時

計時器本質(zhì)上也是計數(shù)器。只要計數(shù)器的輸入計數(shù)脈沖是周期性的，則脈沖個數(shù)可以轉(zhuǎn)換為時間，計數(shù)器就可以作為計時器使用。電子鐘、電子表中的時、分、秒計時電路，就是采用的這種工作原理。假定基準(zhǔn)時鐘頻率為1Hz，即每秒1個脈沖，那么設(shè)計一個六十進(jìn)制計數(shù)器對秒脈沖計數(shù)，就可實現(xiàn)秒計時，并且每60秒產(chǎn)生一個分脈沖輸出。同樣再采用一個六十進(jìn)制計數(shù)器對秒計時器的輸出即分脈沖進(jìn)行計數(shù)，就可實現(xiàn)分計時，并且產(chǎn)生小時脈沖輸出。實現(xiàn)小時計時的電路與之相類似。（3）.脈沖分配脈沖分配器是一種能夠在周期時鐘脈沖作用下輸出各種節(jié)拍脈沖的數(shù)字電路。利用計數(shù)器和譯碼器，可以方便地實現(xiàn)脈沖分配。例如，用74163計數(shù)器和74138譯碼器實現(xiàn)的8路脈沖分配器電路及工作波形如圖4-57所示。在時鐘脈沖CP驅(qū)動下，計數(shù)器74163的QCQBQA輸出端將周期性地產(chǎn)生000～111輸出，通過譯碼器74138譯碼后，依次在端輸出1個時鐘周期的負(fù)脈沖，從而實現(xiàn)了8路脈沖分配。圖4-578路脈沖分配器電路及工作波形(a)電路；(b)工作波形（4）.產(chǎn)生周期序列信號利用計數(shù)器的狀態(tài)循環(huán)特性和數(shù)據(jù)選擇器(或其它組合邏輯器件)，可以實現(xiàn)計數(shù)型周期序列產(chǎn)生器。計數(shù)器的模數(shù)M等于序列的周期，計數(shù)器的狀態(tài)輸出作為數(shù)據(jù)選擇器的地址變量，要產(chǎn)生的序列作為數(shù)據(jù)選擇器的數(shù)據(jù)輸入，數(shù)據(jù)選擇器的輸出即為輸出序列?！纠?-11】設(shè)計一個(周期性)巴克碼序列1110010產(chǎn)生器。解因為序列周期為7，因此計數(shù)器的模數(shù)M=7。用74161和八選一數(shù)據(jù)選擇器74151實現(xiàn)的巴克碼序列1110010產(chǎn)生器如圖4-58所示。圖4-587位巴克碼產(chǎn)生器電路第4章時序邏輯基礎(chǔ)與常用器件132時序邏輯基礎(chǔ)觸發(fā)器及其應(yīng)用MSI移位寄存器及其應(yīng)用4MSI計數(shù)器及其應(yīng)用5半導(dǎo)體存儲器4.4MSI移位寄存器及其應(yīng)用部分常用74系列MSI移位寄存器及其基本特性續(xù)表4.4.14位雙向移位寄存器74194

（1）.功能描述圖4-5974194邏輯符號與功能表(a)國標(biāo)符號；(b)慣用符號；(c)功能表圖4-6074194邏輯符號與功能表(a)國標(biāo)符號；(b)慣用符號；(c)功能表

國標(biāo)符號中，SRG為移位寄存器的限定符，后面的4表示74194是4位移位寄存器?！?→/2←”表示兩種移位方式，“1→”為方式1——右移方式，SR為右移數(shù)據(jù)輸入端；“2←”為方式2——左移方式，SL為左移數(shù)據(jù)輸入端。M為方式關(guān)聯(lián)符，其后跟的數(shù)字表明74194有4種工作方式。控制關(guān)聯(lián)符C4表明SR、A、B、C、D、SL受CP脈沖(上升沿)控制。R為復(fù)位關(guān)聯(lián)，它與時鐘無關(guān)，說明為異步復(fù)位(低電平有效)。

從功能表可見，74194具有異步清0、數(shù)據(jù)保持、同步左移、同步右移、同步置數(shù)等5種工作模式。為異步復(fù)位輸入，低電平有效，且優(yōu)先級最高。S1、S0為方式控制輸入，其4種組合對應(yīng)4種工作方式：S1S0=00時，74194處于保持狀態(tài)；S1S0=01時，74194處于右移狀態(tài)，其中SR為右移數(shù)據(jù)輸入端，QD為右移數(shù)據(jù)輸出端；S1S0=10時，74194處于左移狀態(tài)，其中SL為左移數(shù)據(jù)輸入端，QA為左移數(shù)據(jù)輸出端；S1S0=11時，74194處于同步置數(shù)狀態(tài)，其中ABCD為并行數(shù)據(jù)輸入端。無論何種方式，QAQBQCQD都是并行數(shù)據(jù)輸出端。

（2）.使用方法

移位寄存器的使用方法非常簡單，只要根據(jù)功能要求，按照功能表進(jìn)行相應(yīng)的電路連接即可。例如，74194需要工作于右移方式，根據(jù)功能表，將CP接移位時鐘脈沖CP，接高電平，S1S0接01，SR接右移輸入數(shù)據(jù)，即可實現(xiàn)數(shù)據(jù)右移功能。4位雙向移位寄存器74194使用方法

LASR74194CLRCPQAQBQCS1QDBCDSS0

（3）.級聯(lián)擴(kuò)展移位寄存器的級聯(lián)擴(kuò)展也比計數(shù)器簡單，只要移位寄存器接為相應(yīng)的正常工作狀態(tài)，且低位芯片的串行輸出端接到高位芯片的串行輸入端，即可實現(xiàn)級聯(lián)擴(kuò)展。4位雙向移位寄存器74194的級聯(lián)擴(kuò)展

LASR74194CLRCPQAQBQCS1QDBCDSS0LASR74194CLRCPQAQBQCS1QDBCDSS04.4.2移位寄存器的應(yīng)用

就輸入/輸出數(shù)據(jù)的格式而言，移位寄存器有4種工作方式，它們分別為串入/串出、串入/并出、并入/并出和并入/串出。串入/串出方式通常用于信號延時，串入/并出和并入/串出方式通常用于數(shù)據(jù)格式的串/并和并/串變換，并入/并出方式通常用于保存數(shù)據(jù)。此外，移位寄存器還可以用來構(gòu)成序列檢測器和移位型計數(shù)器。

（1）.實現(xiàn)數(shù)據(jù)格式的串/并和并/串轉(zhuǎn)換

用8位移位寄存器74198構(gòu)成的帶有識別標(biāo)志的7位串/并變換器和并/串變換器電路如圖4-61所示。圖4-61移位寄存器實現(xiàn)串/并和并/串變換器(a)7位串/并變換電路；(b)7位并/串變換電路非數(shù)據(jù)輸出

圖4-61(a)為7位串/并變換電路。開始工作時，首先加一個負(fù)向啟動脈沖將74198清0，使S1S0=11，74198工作于置數(shù)方式，第1個CP脈沖到來時并行置數(shù)，74198變?yōu)閄00111111，其中X0為串行輸入X的最低位。并行置數(shù)后，S1S0=01，74198工作于右移方式。在接下來的第2~7個CP脈沖到來時，74198處于移位狀態(tài)，X的另外6位依次移入74198中。在第7個CP脈沖作用后，0移入到QH，一方面，Z=1，向系統(tǒng)提供7位串行數(shù)據(jù)已經(jīng)變換為并行數(shù)據(jù)的狀態(tài)信息，請系統(tǒng)執(zhí)行取數(shù)操作；另一方面，S1S0=11，下一個CP脈沖到來時再一次置數(shù)，開始新一輪的串/并變換。因此，此處置入的0是一個重要的識別標(biāo)志。

圖4-61(b)為7位并/串變換電路。開始工作時，首先加一個正向啟動脈沖使S1S0=11，74198工作于置數(shù)方式，CP脈沖到來時并行置數(shù)，74198變?yōu)?B6B5B4B3B2B1B0，其中B6B5B4B3B2B1B0為并行輸入數(shù)據(jù)，同時串行輸出B0。并行置數(shù)后，S1S0=01，74198工作于右移方式。在接下來的第2~7個CP脈沖到來時，74198處于移位狀態(tài)，并行輸入數(shù)據(jù)的另外6位B1、B2、…、B5、B6依次移入74198的QH中并串行輸出。在第7個CP脈沖作用后，0移入到QH，與門因6個輸入全為1而輸出1，一方面，Z=1，向系統(tǒng)提供7位并行數(shù)據(jù)已經(jīng)變換為串行數(shù)據(jù)的狀態(tài)信息，請系統(tǒng)執(zhí)行送數(shù)操作，將下一組數(shù)據(jù)送到置數(shù)輸入端；另一方面，S1S0=11，在下一個CP脈沖到來時再一次置數(shù)，開始新一輪的并/串變換。因此，此處置入的0也是一個重要的識別標(biāo)志。（2）.構(gòu)成序列檢測器

【例4-11】用74194實現(xiàn)“1101”序列檢測器，允許輸入序列碼重疊。解用74194構(gòu)成的“1101”序列檢測器如圖4-62所示。從電路可見，當(dāng)X端依次輸入1、1、0、1時，輸出Z=1，否則Z=0。因此，Z=1表示檢測到“1101”序列。注意，最后一個1還可以作下一組“1101”的第一個1，這稱為允許輸入序列碼重疊。這種序列檢測器稱為重疊型序列檢測器。圖4-62“1101”序列檢測器

（3）.構(gòu)成移位型計數(shù)器

如果不限制編碼類型，移位寄存器也可以用來構(gòu)成計數(shù)器。用移位寄存器構(gòu)成的計數(shù)器稱為移位型計數(shù)器。移位型計數(shù)器有三種類型，它們分別是環(huán)形計數(shù)器(RingCounter)、扭環(huán)形計數(shù)器(TwistedCounter)和變形扭環(huán)形計數(shù)器。

①環(huán)形計數(shù)器：將移位寄存器的末級輸出反饋連接到首級數(shù)據(jù)輸入端構(gòu)成的計數(shù)器稱為環(huán)形計數(shù)器。n級移位寄存器可以構(gòu)成模n(n進(jìn)制)環(huán)形計數(shù)器。4位雙向移位寄存器74194應(yīng)用

LASR74194CLRCPQAQBQCS1QDBCDSS0

②扭環(huán)形計數(shù)器：將移位寄存器的末級輸出取反后反饋連接到首級數(shù)據(jù)輸入端構(gòu)成的計數(shù)器稱為扭環(huán)形計數(shù)器。n級移位寄存器可以構(gòu)成模2n的偶數(shù)進(jìn)制扭環(huán)形計數(shù)器。

③變形扭環(huán)形計數(shù)器：將移位寄存器的最后兩級輸出“與非”后反饋連接到首級數(shù)據(jù)輸入端構(gòu)成的計數(shù)器稱為變形扭環(huán)形計數(shù)器。n級移位寄存器可以構(gòu)成模2n-1的奇數(shù)進(jìn)制變形扭環(huán)形計數(shù)器。圖4-63移位型計數(shù)器的基本結(jié)構(gòu)(a)環(huán)形；(b)扭環(huán)形；(c)變形扭環(huán)形

【例4-12】分別用74194構(gòu)成八進(jìn)制扭環(huán)形計數(shù)器和七進(jìn)制變形扭環(huán)形計數(shù)器，并畫出它們的全狀態(tài)圖。解

八進(jìn)制扭環(huán)形計數(shù)器需要4級移位寄存器，其電路及全狀態(tài)圖如圖4-64所示。從狀態(tài)圖可見，該電路有兩個8狀態(tài)的循環(huán)，可以任意選取其中一個為主計數(shù)循環(huán)，另一個則為無效循環(huán)。為了保證電路加電后進(jìn)入主計數(shù)循環(huán)，應(yīng)采取一定的措施。如首先清0，則選擇含有0000的狀態(tài)循環(huán)為主計數(shù)循環(huán)。圖4–64八進(jìn)制扭環(huán)形計數(shù)器(a)電路；(b)全狀態(tài)圖圖4-66自啟動八進(jìn)制扭環(huán)形計數(shù)器(a)電路；(b)全狀態(tài)圖圖4-65七進(jìn)制變形扭環(huán)形計數(shù)器(a)電路；(b)全狀態(tài)圖第4章時序邏輯基礎(chǔ)與常用器件132時序邏輯基礎(chǔ)觸發(fā)器及其應(yīng)用MSI移位寄存器及其應(yīng)用4MSI計數(shù)器及其應(yīng)用5半導(dǎo)體存儲器4.5半導(dǎo)體存儲器4.5.1半導(dǎo)體存儲器的分類根據(jù)信息存取方式的不同，半導(dǎo)體存儲器可以分為隨機(jī)存取存儲