第七章數(shù)模和模數(shù)轉(zhuǎn)換器傅大豐

第七章

數(shù)/模和模/數(shù)轉(zhuǎn)換器江蘇省精品課程南京航空航天大學(xué)自動(dòng)化學(xué)院7-1第七章模/數(shù)和數(shù)/模轉(zhuǎn)換器7.1概述7.2

D/A轉(zhuǎn)換器7.3

A/D轉(zhuǎn)換器7-2一.用途

模擬量數(shù)字量模擬量數(shù)字量傳感器執(zhí)行機(jī)構(gòu)

控制對(duì)象物理量

Analog-DigitalConverter，簡(jiǎn)稱A/D轉(zhuǎn)換器或ADC。

溫度、壓力、流量、速度等非電量電信號(hào)

Digital-AnalogConverter，簡(jiǎn)稱

D/A轉(zhuǎn)換器或DAC。

7.1

概述7-3二.分類7-47.2D/A轉(zhuǎn)換器

D/A轉(zhuǎn)換器的工作原理

7.2.1D/A轉(zhuǎn)換器工作原理

7.2.2權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器7.2.3倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器7.2.4權(quán)電流型D/A轉(zhuǎn)換器7.2.5具有雙極性輸出的D/A轉(zhuǎn)換器二.D/A轉(zhuǎn)換器的主要技術(shù)參數(shù)三.典型集成D/A轉(zhuǎn)換器7-57.2.1D/A轉(zhuǎn)換器工作原理其中K為常數(shù)

D/A轉(zhuǎn)換器的一般結(jié)構(gòu)框圖7-67.2.2

權(quán)電阻網(wǎng)絡(luò)DAC一.電路結(jié)構(gòu)和工作原理7-77-8K7-9（1）優(yōu)點(diǎn)：電路簡(jiǎn)單（2）缺點(diǎn)：電阻值相差大，難于保證精度，且大電阻不宜于集成在IC內(nèi)部二.優(yōu)缺點(diǎn)7-107.2.3倒T型電阻網(wǎng)絡(luò)DAC希望用較少類型的電阻，仍然能得到一系列權(quán)電流7-11RRR從各端口向左看去，各端口對(duì)地的等效電阻均為R。由于運(yùn)放A工作在線性區(qū)，其反相輸入端虛地，故無論開關(guān)Si接至何種位置，與其相連的2R電阻上端總是接地的，即流經(jīng)每條2R電阻支路的電流與開關(guān)狀態(tài)無關(guān)。7-12K7-13各支路電流是同時(shí)直接流入到運(yùn)算放大器的反相輸入端，轉(zhuǎn)換速度快、便于集成，是目前D/A轉(zhuǎn)換器中使用最多的電路。7-147.2.4權(quán)電流型DAC用恒流源來代替電阻網(wǎng)絡(luò)，各支路權(quán)電流不受開關(guān)導(dǎo)通電阻和電壓的影響，故轉(zhuǎn)換精度高。7-157.2.5具有雙極性輸出的DAC補(bǔ)碼輸入對(duì)應(yīng)的十進(jìn)制要求的輸出D2D1D0011+3+3V010+2+2V001+1+1V00000V111-1-1V110-2-2V101-3-3V100-4-4V設(shè)輸入為三位二進(jìn)制補(bǔ)碼。最高位為符號(hào)位，正數(shù)為0，負(fù)數(shù)為1一.基本原理7-16原碼輸入對(duì)應(yīng)的輸出偏移后的輸出D2D1D0111+7V+3V110+6V+2V101+5V+1V100+4V0V011+3V-1V010+2V-2V001+1V-3V0000V-4V補(bǔ)碼輸入對(duì)應(yīng)的十進(jìn)制要求的輸出D2D1D0011+3+3V010+2+2V001+1+1V00000V111-1-1V110-2-2V101-3-3V100-4-4VD/A*將符號(hào)位反相后接至高位輸入

*將輸出偏移使輸入為100時(shí)，輸出為017-17二.電路實(shí)現(xiàn)0007-180

0

17-194.將符號(hào)位反相后接至高位輸入0000V7-204.將符號(hào)位反相后接至高位輸入001-4V7-214.將符號(hào)位反相后接至高位輸入1103V輸入d2d1d0為補(bǔ)碼，輸出uo為對(duì)應(yīng)的正負(fù)極性的電壓。補(bǔ)碼輸入對(duì)應(yīng)的十進(jìn)制要求的輸出D2D1D0011+3+3V010+2+2V001+1+1V00000V111-1-1V110-2-2V101-3-3V100-4-4V7-227.2.6DAC的主要技術(shù)參數(shù)一.分辨率（理論精度）（1）定義：分辨率為D/A轉(zhuǎn)換器對(duì)輸入量微小變化的敏感程度的描述。（2）表示方法

1)用輸入數(shù)字量的二進(jìn)制數(shù)碼位數(shù)給出2)用輸入數(shù)字量中最低位（LSB）d0變化所引起的輸出電壓變化量與滿刻度輸出電壓之比給出7-23二.轉(zhuǎn)換誤差（實(shí)際精度）用最低有效位的倍數(shù)來表示；有時(shí)也用絕對(duì)誤差與輸出電壓滿刻度的百分?jǐn)?shù)來表示。7-247-257-26解：(1)(2)例7.2.1

10位倒T型DAC中，若保證由UREF偏差引起的誤差小于0.5LSB，試求UREF的相對(duì)穩(wěn)定度。7-27（3）7-28三.轉(zhuǎn)換時(shí)間（1）建立時(shí)間tS--輸入數(shù)據(jù)變化量是滿度值（輸入由全0變?yōu)槿?或全1變?yōu)槿?）時(shí)，其輸出電壓量達(dá)到距終值0.5LSB時(shí)所需的時(shí)間。

（2）轉(zhuǎn)換速率SR--輸出電壓的變化率。7-297.2.7

典型集成DAC1.DAC08328位DAC兩級(jí)緩沖倒T型電阻網(wǎng)絡(luò)DAC電流輸出，需外接運(yùn)算放大器7-30DAC0832的典型應(yīng)用接線圖7-312.DAC121012位DAC兩級(jí)緩沖三個(gè)寄存器：8位、4位、12位電流輸出，需外接運(yùn)算放大器7-327.3A/D轉(zhuǎn)換器

A/D轉(zhuǎn)換器的工作原理

7.3.1A/D轉(zhuǎn)換器工作原理

7.3.2并聯(lián)比較型A/D轉(zhuǎn)換器7.3.3逐次漸近型A/D轉(zhuǎn)換器7.3.4雙積分型A/D轉(zhuǎn)換器7.3.5Σ-Δ型A/D轉(zhuǎn)換器二.A/D轉(zhuǎn)換器的主要技術(shù)參數(shù)三.典型集成A/D轉(zhuǎn)換器7-337.3.1A/D轉(zhuǎn)換的基本原理A/D轉(zhuǎn)換器的一般框圖7-347-35一.采樣保持電路（S/H電路Sample-Hold）7-36二.量化和編碼量化：將取樣電壓表示為最小數(shù)量單位（Δ）的整數(shù)倍編碼：將量化的結(jié)果用代碼表示出來（二進(jìn)制，二-十進(jìn)制）量化誤差：當(dāng)采樣電壓不能被Δ整除時(shí)，將引入量化誤差最大量化誤差==(1/8)V最大量化誤差

=/2=(1/15)V7-377.3.2

并聯(lián)比較型ADC一.工作原理量化7-38輸入→量化→編碼1111101011000110100010007-39二.電路特點(diǎn)（1）快，CP觸發(fā)信號(hào)到達(dá)到輸出穩(wěn)定建立只需幾十ns（2）精度，受參考電壓、分壓網(wǎng)絡(luò)等因素影響（3）有存儲(chǔ)器，不需要S/H電路（4）電路規(guī)模，n位需要2n-1比較器，觸發(fā)器。。。7-407.3.3逐次漸近型A/D轉(zhuǎn)換器電路不太復(fù)雜轉(zhuǎn)換速度較快反饋比較型一.工作原理7-41100003位：5個(gè)CPn位:(n+2)個(gè)CP二.實(shí)現(xiàn)電路7-427.3.4雙積分型A/D轉(zhuǎn)換器先將U轉(zhuǎn)換成與之成正比的時(shí)間寬度信號(hào)，然后在這個(gè)時(shí)間內(nèi)用固定頻率脈沖計(jì)數(shù)一.工作原理7-43設(shè)UI為T1時(shí)間內(nèi)uI的平均值uI>0uO<0uP=1開始計(jì)數(shù)1000積分結(jié)束7-44電路將輸入電壓的平均值UI轉(zhuǎn)換成了中間變量時(shí)間間隔

T27-45

設(shè)第二次積分階段計(jì)數(shù)器所計(jì)CP脈沖的個(gè)數(shù)為λ，則

λ正比于UI計(jì)數(shù)器第二次的計(jì)數(shù)結(jié)果Qn-1…Q0即A/D轉(zhuǎn)換后的輸出數(shù)字量dn-1…d0

7-46二.電路特點(diǎn)（1）性能穩(wěn)定，轉(zhuǎn)換精度高（2）電路不含DAC，結(jié)構(gòu)較簡(jiǎn)單；（3）輸入端使用積分器對(duì)交流噪聲有很強(qiáng)的抑制能力，抗干擾能力強(qiáng)。（4）轉(zhuǎn)換速度較低，約幾十ms。7-477.3.5Σ-Δ型A/D轉(zhuǎn)換器

一.基本原理積分器、比較器和D/A轉(zhuǎn)換器構(gòu)成Σ-Δ調(diào)制電路，用來將連續(xù)的模擬信號(hào)轉(zhuǎn)換為一個(gè)已調(diào)制的位串。Σ-Δ型A/D轉(zhuǎn)換器結(jié)構(gòu)框圖7-48

當(dāng)積分器的輸出uB>0時(shí)，比較器的輸出uC=1；uB≧0時(shí)，uC=0。比較器將積分器的輸出進(jìn)行了量化，得到一個(gè)串行的數(shù)據(jù)流即位串。

uC=1時(shí)，D/A轉(zhuǎn)換器的輸出uD=UREF；uC=0時(shí)，uD=-UREF。7-49

設(shè)uI=0.6V，UREF=1V，uB和uD的初始電壓為零，則可得各點(diǎn)采樣輸出結(jié)果如表所示。采樣（V）(V)(V)10.60.6112-0.40.2113-0.4-0.20-141.61.4115-0.41116-0.40.6117-0.40.2118-0.4-0.20-17-50

設(shè)uI=0.6V，UREF=1V，uB和uD的初始電壓為零，則可得各點(diǎn)采樣輸出波形如圖所示。式中m1為1的個(gè)數(shù)，m2為0的個(gè)數(shù)。7-51二.電路特點(diǎn)（1）電路簡(jiǎn)單，不需要有采樣-保持電路，易于集成。（2）采用過采樣頻率，且閉環(huán)負(fù)反饋回路有噪聲抑制作用，其信噪比遠(yuǎn)大于其他A/D轉(zhuǎn)換器。7-527.3.6ADC的主要技術(shù)參數(shù)一.轉(zhuǎn)換精度1.分辨率：以輸出二進(jìn)制或十進(jìn)制的位數(shù)表示，表征A/D轉(zhuǎn)換器對(duì)輸入信號(hào)的分辨能力。2.轉(zhuǎn)換誤差：通常以輸出誤差最大值的形式給出，表示實(shí)際輸出的數(shù)字量和理論上應(yīng)有的輸出數(shù)字量之間的差別。二.轉(zhuǎn)換速度--取決于電路結(jié)構(gòu)類型

并聯(lián)比較型：<1uS 逐次逼近型：幾~100uS/次 雙積分型：幾十mS/次7-537.3.7典型集成ADC

1.ADC0809◆8位逐次漸近型ADC◆8路模擬通道輸入◆三態(tài)輸出鎖存緩沖器

7-542.AD574A◆12位逐次漸近型ADC，也可用作8位ADC◆輸入模擬電壓可以是單極性、雙極性

7-553.MC14433◆3+1/2位雙積分型ADC◆速度較慢◆BCD碼數(shù)據(jù)輸出7-56本章小結(jié)（1）本章主要內(nèi)容本章主要介紹數(shù)/模轉(zhuǎn)換和模/數(shù)轉(zhuǎn)換的基本原理、主要技術(shù)指標(biāo)及幾種常用集成電路。

7-57（2）D/A轉(zhuǎn)換原理

D/A轉(zhuǎn)換是將輸入的數(shù)字量轉(zhuǎn)換為與之成正比的模擬電量。

倒T型電阻網(wǎng)絡(luò)型D/A轉(zhuǎn)換器中，電阻網(wǎng)絡(luò)只有R和2R兩種阻值的電阻，適合集成工藝，因此在集成D/A轉(zhuǎn)換器中應(yīng)用得較多，如DAC0832。權(quán)電流型D/A轉(zhuǎn)換器中由于使用了恒流源，因此具有精度高、轉(zhuǎn)換速度快的優(yōu)點(diǎn)，在雙極型單片集成D/A轉(zhuǎn)換器中用得較多。7-58（3）A/D轉(zhuǎn)換原理A/D轉(zhuǎn)換是將輸入的模擬電壓轉(zhuǎn)換為與之成正比的數(shù)字量。并聯(lián)比較型ADC屬于直接轉(zhuǎn)換型，其轉(zhuǎn)換速度最快，但價(jià)格貴；雙積分型ADC屬于間接轉(zhuǎn)換型，其速度慢，但精度高、抗干擾能力強(qiáng)；逐次逼近型也屬于直接轉(zhuǎn)換型，其速度較快、精度較高、價(jià)格適中，因而被廣泛采用。Σ-Δ型A/D轉(zhuǎn)換器采用過采樣頻率，不僅取得了高精度，還能平滑模擬輸入電壓的噪聲，在數(shù)字音頻領(lǐng)域得到了廣范應(yīng)用。7-59（4）A/D轉(zhuǎn)換要經(jīng)過采樣-保持和量化與編碼兩步實(shí)現(xiàn)。采樣-保持電路對(duì)輸入模擬信號(hào)抽取樣值，并展寬(保持)；量化是對(duì)樣值脈沖進(jìn)行分級(jí)，編碼是將分級(jí)后的信號(hào)轉(zhuǎn)換成二進(jìn)制代碼。在對(duì)模擬信號(hào)采樣時(shí)，必須滿足采樣定理：采樣脈沖的頻率fS必須大于輸入模擬信號(hào)最高頻率分量的2倍。這樣才能不失真地恢復(fù)出原模擬信號(hào)。