第二章TMS320C6000CPU結(jié)構(gòu)與指令系統(tǒng)

第二章TMS320C6000CPU結(jié)構(gòu)與指令系統(tǒng)2.1CPU結(jié)構(gòu)2.2CPU控制寄存器2.3流水線2.4匯編指令系統(tǒng)2.1CPU結(jié)構(gòu)取數(shù)／存數(shù)分離結(jié)構(gòu)CPU雙數(shù)據(jù)通路8個(gè)運(yùn)算單元8條32-位指令/周期32-位尋址空間整數(shù)指令特性數(shù)據(jù)可按字節(jié)尋址（8-,16-,32-位數(shù)據(jù)）8-位溢出保護(hù)飽和位操作：提取、置位、清零位計(jì)數(shù)歸一化C62x／C67x控制寄存器程序取指指令調(diào)度指令譯碼控制邏輯中斷仿真接口Test數(shù)據(jù)通路1數(shù)據(jù)通路2A寄存器堆A15～A0B寄存器堆B15～B0L2S2M2D2D1M1S1L1C6000系列DSP第1代VelociTI.1CPU內(nèi)核結(jié)構(gòu)雙32-位取數(shù)／存數(shù)通路對(duì)第1代VLIW內(nèi)核結(jié)構(gòu)進(jìn)行擴(kuò)展支持4個(gè)16-位和8個(gè)8-位連乘加MAC指令，提高運(yùn)算的并行度寄存器數(shù)量增加了1倍，取數(shù)／存數(shù)的數(shù)據(jù)通道也從32-位增加為64-位，實(shí)現(xiàn)帶寬的加倍增強(qiáng)在線仿真能力增加了新的指令以加速寬帶和圖像處理等應(yīng)用改善正交設(shè)計(jì)，使頻繁使用的指令獲得更多的功能單元C6000系列DSP第2代VelociTI.2CPU內(nèi)核結(jié)構(gòu)C64xCPU數(shù)據(jù)通路2數(shù)據(jù)通路1寄存器堆AD2S2L2A31～A16指令譯碼指令調(diào)度取指控制寄存器中斷控制S1L1雙64-位取數(shù)／存數(shù)通路A15～A0+++++++++++++++M1xD1++寄存器堆BB31～B16B15～B0++M2高級(jí)指令打包+xxxxxxxxxxx高級(jí)在線仿真進(jìn)一步改進(jìn)內(nèi)部存儲(chǔ)器結(jié)構(gòu)：L1P和L1D既可配置為Cache，也可配置為SRAM改進(jìn)了Cache一致性協(xié)議增加了Cache凍結(jié)功能增加了內(nèi)部DMA控制器增加了帶寬管理功能增加了存儲(chǔ)器保護(hù)增加了新的指令32-位乘法指令，提高精度擴(kuò)展了算術(shù)指令，以加速FFT和DCt運(yùn)算改進(jìn)復(fù)數(shù)乘法指令增加了雙點(diǎn)積指令，改善FIR循環(huán)的吞吐率增加了平行打包指令增強(qiáng)了“高斯”域乘法指令C6000系列DSP第3代VelociTI.3CPU內(nèi)核結(jié)構(gòu)存儲(chǔ)器保護(hù)128128統(tǒng)一的存儲(chǔ)器控制器（UMC）存儲(chǔ)器保護(hù)帶寬管理器IDMA數(shù)據(jù)通路1數(shù)據(jù)通路2A寄存器堆中斷&異常控制器S1L1M1xxxx數(shù)據(jù)存儲(chǔ)器控制器(DMC)外部存儲(chǔ)器控制器（EMC）DMASlaveI/F256程序存儲(chǔ)器控制器(PMC)256128MasterPort(CPU/cachereq.)功率控制256L1DCache/SRAML1PCache/SRAML2Cache/SRAMToEDMA3.0256D1C64x+

CPUM2xxxxS2L2D2B寄存器堆指令譯碼16/32-位指令調(diào)度軟件流水線緩沖器取指高級(jí)事件觸發(fā)(AET)存儲(chǔ)器保護(hù)帶寬管理器25625625612864帶寬管理器32TMS320C64x+?DSPCore新增的特點(diǎn)由C64x改進(jìn)2.1.1CPU結(jié)構(gòu)(1)程序取指單元(2)指令分配單元(3)指令譯碼單元(4)32個(gè)或64個(gè)32位寄存器(5)兩個(gè)數(shù)據(jù)通路，每通路4個(gè)功能單元(6)控制寄存器(7)控制邏輯(8)測(cè)試、仿真和中斷邏輯2.1.2CPU數(shù)據(jù)通路（1）2個(gè)通用寄存器組（A和B）（2）8個(gè)功能單元（.L1、.L2、.S1、.S2、.M1、.M2、.D1和.D2）（3）2個(gè)數(shù)據(jù)讀取通路（LD1和LD2）（4）2個(gè)數(shù)據(jù)存儲(chǔ)通路（ST1和ST2）（5）2個(gè)寄存器組交叉通路（1X和2X）（6）2個(gè)數(shù)據(jù)尋址通路（DA1和DA2）通用寄存器組寄存器組A-16個(gè)32位寄存器A0-A31寄存器組B-16個(gè)32位寄存器B0-B31功能單元.L單元：完成算術(shù)和邏輯運(yùn)算.S單元：完成程序跳轉(zhuǎn)指令.M單元：完成乘法運(yùn)算.D單元：完成數(shù)據(jù)讀取/寫入交叉通路每個(gè)功能單元可以直接與所處的數(shù)據(jù)通路的寄存器組進(jìn)行讀寫操作，即.L1、.S1、.D1和.M1可以直接讀寫寄存器組A，而.L2、.S2、.D2和.M2可以直接讀寫寄存器組B。兩個(gè)寄存器組通過(guò)1X和2X交叉通路也可以與另一側(cè)的功能單元相連。1X交叉通路允許數(shù)據(jù)通路A的功能單元從寄存器組B讀它的源操作數(shù)，2X交叉通路則允許數(shù)據(jù)通路B的功能單元從寄存器組A讀它的源操作數(shù)。數(shù)據(jù)存取通道LD1用于寄存器組ALD2用于寄存器組BST1、ST2用于保存及存器中的值到存儲(chǔ)器中數(shù)據(jù)地址通道數(shù)據(jù)地址通路DA1和DA2來(lái)自數(shù)據(jù)通路的.D功能單元，地址通路與兩側(cè)數(shù)據(jù)通道都相連，這使一個(gè)寄存器組產(chǎn)生的數(shù)據(jù)地址能夠支持任意一側(cè)寄存器組對(duì)數(shù)據(jù)存儲(chǔ)器的讀寫操作。2.2CPU控制寄存器尋址模式及存器（AMR）在尋址模式寄存器中，對(duì)每個(gè)寄存器都有2位字段用來(lái)選擇地址修改模式：線性（缺?。┗蜓h(huán)模式。對(duì)于循環(huán)尋址，這個(gè)字段也指定哪個(gè)BK（blocksize）字段用作循環(huán)緩沖區(qū)。此外，緩沖區(qū)的值必須與循環(huán)塊尺寸相匹配，模式選擇字段和塊尺寸字段示于圖2-5，模式選擇字段編碼示于表2-4。尋址模式寄存器（AMR）在復(fù)位時(shí)初始化為零，其保留部分總為零。塊尺寸字段BK0和BK1含有5位數(shù)值，用于計(jì)算循環(huán)尋址循環(huán)塊的尺寸,塊尺寸與BK0或者BK1內(nèi)5位數(shù)值N的關(guān)系為：塊尺寸=2(N+1)控制狀態(tài)寄存器（CSR）E1程序節(jié)拍計(jì)數(shù)器TMS320C67X擴(kuò)展控制寄存器用于支持.L和.M運(yùn)算，指定希望的浮點(diǎn)舍入方式，指示警告狀態(tài)2.3DSP指令系統(tǒng)尋址方式：1立即數(shù)尋址2寄存器尋址3寄存器間接尋址寄存器間接尋址線性尋址方式循環(huán)尋址方式指令集算術(shù)運(yùn)算指令邏輯及位域操作指令MV類傳送指令程序控制指令C67X指令集.L.D.S.MNoUnitUsedIDLENOP.SUnitNEG

NOT

OR

SET

SHL

SHR

SSHL

SUB

SUB2

XOR

ZEROADD

ADDK

ADD2

AND

B

CLR

EXT

MV

MVC

MVK

MVKL

MVKHABSSP

ABSDP

CMPGTSP

CMPEQSP

CMPLTSP

CMPGTDP

CMPEQDP

CMPLTDP

RCPSP

RCPDP

RSQRSP

RSQRDP

SPDP.LUnitNOT

OR

SADD

SAT

SSUB

SUB

SUBC

XOR

ZEROABS

ADD

AND

CMPEQ

CMPGT

CMPLT

LMBD

MV

NEG

NORM

ADDSP

ADDDP

SUBSP

SUBDP

INTSP

INTDP

SPINT

DPINT

SPRTUNC

DPTRUNC

DPSP.MUnitSMPY

SMPYHMPY

MPYH

MPYLH

MPYHLMPYSP

MPYDP

MPYI

MPYID.DUnitNEG

STB (B/H/W)

SUB

SUBAB (B/H/W)

ZEROADD

ADDAB (B/H/W)

ADDAD

LDB (B/H/W)

LDDW

MVNote:Refertothe'C6000CPU

ReferenceGuideformoredetails.‘C67xC64x指令集DataPack/Un

PACK2

PACKH2

PACKLH2

PACKHL2

PACKH4

PACKL4

UNPKHU4

UNPKLU4

SWAP2/4Dual/QuadArith

ABS2

ADD2

ADD4

MAX

MIN

SUB2

SUB4

SUBABS4BitwiseLogical

ANDNShift&Merge

SHLMB

SHRMBLoadConstant

MVK(5-bit).L.D.S.MBitOperations

BITC4

BITR

DEAL

SHFLMove

MVDAverage

AVG2

AVG4Shifts

ROTL

SSHVL

SSHVRMultiplies

MPYHI

MPYLI

MPYHIR

MPYLIR

MPY2

SMPY2

DOTP2

DOTPN2

DOTPRSU2

DOTPNRSU2

DOTPU4

DOTPSU4

GMPY4

XPND2/4MemAccess

LDDW

LDNW

LDNDW

STDW

STNW

STNDWLoadConstant

MVK(5-bit)DualArithmetic

ADD2

SUB2BitwiseLogical

AND

ANDN

OR

XORAddressCalc.

ADDADDataPack/Un

PACK2

PACKH2

PACKLH2

PACKHL2

UNPKHU4

UNPKLU4

SWAP2

SPACK2

SPACKU4Dual/QuadArith

SADD2

SADDUS2

SADD4BitwiseLogical

ANDNShifts&Merge

SHR2

SHRU2

SHLMB

SHRMBCompares

CMPEQ2

CMPEQ4

CMPGT2

CMPGT4Branches/PC

BDEC

BPOS

BNOP

ADDKPC資源限制使用相同功能單元的指令限制使用交叉通路的限制數(shù)據(jù)讀寫的限制使用40位長(zhǎng)定點(diǎn)類型數(shù)據(jù)的限制寄存器讀取限制寄存器存儲(chǔ)限制2.4流水線現(xiàn)代微處理器是用結(jié)構(gòu)的復(fù)雜性來(lái)?yè)Q取速度的提高的。它把指令的處理分成幾個(gè)子操作，每個(gè)子操作在微處理器內(nèi)部由不同的部件來(lái)完成。對(duì)微處理器的每個(gè)部件來(lái)說(shuō)，每隔1個(gè)時(shí)鐘周期即可進(jìn)入1條新指令，這樣在同一時(shí)間內(nèi)，就有多條指令交迭地在不同部件內(nèi)處理，這種工作方式稱為“流水線”（pipeline）工作方式。TMS320C6000的特殊結(jié)構(gòu)又可使多個(gè)指令包（每包最多可達(dá)8條指令）交迭地在不同部件內(nèi)處理，大大提高了微處理器的吞吐量。TMS320C6000中所有指令均按照取指（Fetch）、譯碼（Decode）和執(zhí)行（Execute）3級(jí)（Stage）流水線運(yùn)行，每一級(jí)又包含幾個(gè)節(jié)拍（Phase）。所有指令取指級(jí)有4個(gè)節(jié)拍，譯碼級(jí)有2個(gè)節(jié)拍。執(zhí)行級(jí)對(duì)不同類型的指令有不同數(shù)