接口技術(shù)課程2課件

第二章8086系統(tǒng)結(jié)構(gòu)2-28088/8086的存儲器組織2-38086的系統(tǒng)配置及引腳功能2-48086CPU時序2-18086CPU結(jié)構(gòu)12-18086CPU結(jié)構(gòu)第二章8086系統(tǒng)結(jié)構(gòu)一、8086CPU的內(nèi)部結(jié)構(gòu)

屬第三代微處理器運(yùn)算能力：數(shù)據(jù)總線：DB－16bit（8086）/8bit（8088）地址總線：AB－20bit

內(nèi)存尋址能力220＝1MB21.總線接口部件BIU（BusInterfaceUnit)

組成：16位段寄存器，指令指針，20位地址加法器，總線控制邏輯，6字節(jié)指令隊列。作用：負(fù)責(zé)從內(nèi)存指定單元中取出指令，送入指令流隊列中排隊；取出指令所需的操作數(shù)送EU單元去執(zhí)行。工作過程：由段寄存器與IP形成20位物理地址送地址總線，由總線控制電路發(fā)出存儲器“讀”信號，按給定的地址從存儲器中取出指令，送到指令隊列中等待執(zhí)行。*當(dāng)指令隊列有2個或2個以上的字節(jié)空余時，BIU自動將指令取到指令隊列中。若遇到轉(zhuǎn)移指令等，則將指令隊列清空，BIU重新取新地址中的指令代碼，送入指令隊列。*指令指針I(yè)P由BIU自動修改，IP總是指向下一條將要執(zhí)行指令的地址。33.8086CPU結(jié)構(gòu)的特點：

減少了CPU為取指令而等待的時間，提高了CPU的運(yùn)行速度。5二、8088/8086的寄存器結(jié)構(gòu)1.通用寄存器組3.2個控制寄存器4.4個段寄存器8088/8086有14個16位寄存器2.指針/變址寄存器6*4個16位的

數(shù)據(jù)寄存器（AX，BX，CX，DX）寄存器既可存放數(shù)據(jù)，也可存放地址。1.通用寄存器組*既可作為16位寄存器也可作為8位寄存器使用。（例：AH，AL）8bit寄存器只能存放數(shù)據(jù)。*各寄存器隱含用法*通用性強(qiáng)，對任何指令都具有相同的功能73.指令指針和狀態(tài)寄存器（1）指令指針I(yè)P

是一個16位的專用寄存器。當(dāng)BIU從內(nèi)存中取出一條指令，自動修改IP，始終指向下一條將要執(zhí)行的指令在現(xiàn)行代碼段中的偏移量。8086/8088中的某些指令執(zhí)行后會改變IP的內(nèi)容，但用戶不能編寫指令直接改變IP的內(nèi)容。*IP是指令地址在代碼段內(nèi)的偏移量（又稱偏移地址），IP要與CS配合構(gòu)成共同物理地址。（2）狀態(tài)（標(biāo)志）寄存器PSWPSW是一個16位的專用寄存器（6位狀態(tài)位，3位控制位）存放運(yùn)算結(jié)果的特征。9CF（進(jìn)位標(biāo)志）：當(dāng)運(yùn)算結(jié)果的最高位（D7/D15）出現(xiàn)進(jìn)位（借位）時，CF=1；PF（奇偶校驗標(biāo)志）：當(dāng)運(yùn)算結(jié)果中“1”的個數(shù)為偶數(shù)時，PF=1；AF（輔助進(jìn)位標(biāo)志）：當(dāng)結(jié)果的D3向D4（低位字節(jié)）出現(xiàn)進(jìn)位（借位）時，AF=1；ZF（零標(biāo)志）：當(dāng)運(yùn)算結(jié)果為零時，ZF=1；SF（符號標(biāo)志）：當(dāng)運(yùn)算結(jié)果的最高位D7/D15為1時，SF=1；OF（溢出標(biāo)志）：當(dāng)運(yùn)算結(jié)果超過機(jī)器所能表示的范圍時，OF=1；DF（方向標(biāo)志）：在字符串操作時，決定操作數(shù)地址調(diào)整的方向，DF=1，為遞減；IF（中斷允許標(biāo)志）：IF=1，允許CPU響應(yīng)外部的可屏蔽中斷；TF（陷阱標(biāo)志）：當(dāng)TF=1，CPU每執(zhí)行一條指令便自動產(chǎn)生一個內(nèi)部中斷，在中斷服務(wù)程序中可檢查指令執(zhí)行情況。D0D2D4D6D15D11D8104.段寄存器*CS（代碼段寄存器）指向當(dāng)前的代碼段，指令由此段取出；*SS（堆棧段寄存器）指向當(dāng)前的堆棧段，棧操作的對象是該段存儲單元的內(nèi)容；*DS（數(shù)據(jù)段寄存器）指向當(dāng)前的數(shù)據(jù)段，該段中存放程序的操作數(shù)；*ES（附加段寄存器）指向當(dāng)前的附加段，主要用于字符串?dāng)?shù)據(jù)的存放，也可以用于一般數(shù)據(jù)的存放。

8086/8088按信息存儲的不同性質(zhì)分為四類，分別由四個段寄存器存放該段的首地址，或稱為段地址。1100000H邏輯段2<=64KB邏輯段1起點邏輯段2起點邏輯段3起點邏輯段4起點FFFFFH邏輯段1<=64KB邏輯段4<=64KB邏輯段3<=64KB

每個段的首地址稱為“段基值”，“段基值”必須能被16整除（XXXX0H）。程序執(zhí)行前，分別對相應(yīng)的段寄存器CS，DS，SS，ES置“段基值”，若程序長度大于64KB，則可通過對CS送新的“段基值”將程序轉(zhuǎn)移到新段中。13邏輯地址：允許在程序中編排的地址；2.20位物理地址的形成物理地址：信息在存儲器中實際存放的地址；從00000H---FFFFFH，是CPU訪問存儲器的實際地址對給定的任一存儲單元，有兩部分邏輯地址：段基址（段地址）——由CS，DS，SS，ES決定段內(nèi)偏移量（段內(nèi)有效地址）——（該單元相對于段基址的距離）段地址 0000段內(nèi)有效地址+0000物理地址(20bit)16bit16bit20bit143.邏輯地址的來源；操作類型隱含段地址替換段地址偏移地址取指令CS無IP堆棧操作SS無SPBP間址SSCS、DS、ESEA存/取操作數(shù)DSCS、SS、ESEA源字符串DSCS、SS、ESSI目的字符串ES無DI15硬件條件：（1）將1M的存儲空間分成兩個存儲體：偶地址和奇地址存儲體00000000010000200004FFFFEFFFFF0000300005512K*8bitA0=0512K*8bitA0=1D0D7D8D15（2）將數(shù)據(jù)總線的低8位與偶地址存儲體數(shù)據(jù)線相連，數(shù)據(jù)總線的高8位與奇地址存儲體數(shù)據(jù)線相連。（3）用地址線A0和BHE信號選擇存儲體178086地址鎖存器奇存儲體偶存儲體A1—A19A0BHEA0—A19BHED0—D7D8—D15BHEA0操作總線使用情況00從偶地址開始讀/寫一個字AD15--AD001從奇地址開始讀/寫一個字節(jié)AD15--AD810從偶地址開始讀/寫一個字節(jié)AD7--AD011無效

1814230H1422FH1422EH1422DH字(16bit)數(shù)據(jù)地址1422EH低位在低地址，高位在高地址H(高8bit)L(低8bit)字節(jié)地址字節(jié)地址

存儲器二個連續(xù)字節(jié)組成一個字，一個字中的每一個字節(jié)都有各自的字節(jié)地址。存入時以低位字節(jié)在低地址，高位字節(jié)在高地址的次序存放，字單元的地址以低位地址表示。若要求8086在一個總線周期訪問一個整字（16位）時，則該字的地址為偶地址（“對準(zhǔn)好”的字）。如果則該字的地址為奇地址（“未對準(zhǔn)好”的字），則8086要用兩個連續(xù)的總線周期訪問一個整字，每個周期訪問一個字節(jié)。數(shù)據(jù)存放格式條件：1900FAH00FBH00FCH00FDH00FEH00FFH0100H36H95H2、(SP)-2→SP(AH)→00FFH

(AL)→00FEH(SP)=00FEH(AX)=9536H(BX)=0475H(AX)=0475H(BX)=9536H1、MOV SP，0100H2、PUSHAX3、PUSHBX4、POP AX5、POP BX例：執(zhí)行壓棧和出棧的過程75H04H3、(SP)-2→SP(BH)→00FDH

(BL)→00FCH

(SP)=00FCH1、設(shè)棧底(SP)=0100H4、(00FCH)→AL(00FDH)→AH(SP)+2→SP(SP)=00FEH

75H04H5、(00FEH)→BL(00FFH)→BH(SP)+2→SP(SP)=0100H36H95H212-38086的系統(tǒng)配置及引腳功能

特點：系統(tǒng)中存儲器芯片，I/O芯片不多；地址總線由AD0~AD15，A16/S3~A19/S6通過8282鎖存器構(gòu)成；數(shù)據(jù)總線直接由AD0~AD15構(gòu)成（也可加總線驅(qū)動8286）；控制總線由CPU的控制線提供，構(gòu)成一小型、單處理機(jī)系統(tǒng)。一、最小模式系統(tǒng)（MN/MX引腳接+5V電源）

8086CPU是16位處理器，采用40引腳的DIP封裝。40條引腳信號按功能可分為4部分：地址總線，數(shù)據(jù)總線，控制總線以及其他（時鐘、電源）。2282848282存儲器8286I/O接口VccVccCLKMN/MXRDWRIO/MALEA16-A19AD0-AD15DT/RDENINTAINTRREADYRESET8086CPUSTBTOE數(shù)據(jù)總線地址總線OE8088最小組態(tài)系統(tǒng)配置圖時鐘發(fā)生器BHEBHE在最小模式系統(tǒng)中，還需加入：1片8284A3片8282/82832片8286/828723系統(tǒng)控制信號由總線控制器8288提供，用于多處理機(jī)和協(xié)處理機(jī)結(jié)構(gòu)中。8086最大組態(tài)系統(tǒng)配置圖二、最大模式（組態(tài)）系統(tǒng)（MN/MX引腳接地）8288為總線控制器，輸入8086的總線狀態(tài)信號，輸出總線命令和控制信號。8089為總線裁決器，用于裁決哪個處理器擁有對總線的使用權(quán)。25狀態(tài)線S2、S1、S0的編碼S2S1S0性能000中斷響應(yīng)001讀I/O端口010寫I/O端口011暫停Halt100取指101讀存儲器110寫存儲器111無源262-48086CPU時序一.指令周期、總線周期、時鐘周期指令周期（InstructionCycle)：執(zhí)行一條指令所需要的時間。（一個指令周期由一個或若干個總線周期組成）總線周期（BusCycle)：CPU完成對存儲器或I/O端口一次訪問所需的時間；時鐘周期（ClockCycle)：時鐘頻率的倒數(shù),是CPU的時間基準(zhǔn)（T狀態(tài));（若8086的主頻為5MHZ，一個時鐘周期為200ns）29

一個總線周期一般由四個T組成。T1：輸出地址；T2、T3：傳送數(shù)據(jù)。若存儲器或外設(shè)速度慢，可插入等待周期Tw。

若一個總線周期后不執(zhí)行下一個總線周期，即總線上無數(shù)據(jù)傳輸操作，系統(tǒng)總線處于空閑狀態(tài)，此時執(zhí)行空閑周期。T1T2T3TwTwT4T1T2T4總線周期30二.幾種基本時序1.讀總線周期地址A19---A0M/IO：在整個讀周期有效，1=I/O讀，0=M讀；ALE：T1期間出現(xiàn)正脈沖，下降沿鎖存地址信息；RD：在T2-T3期間有效；DT/R：在整個總線周期為低電平，表示讀周期；DEN：在T2-T3期間為低電平，表示數(shù)據(jù)有效。存儲器讀時序312、T1上升沿ALE=0鎖存地址信號A19～A0，存儲器讀時序說明3、T2開始RD＝0，存儲器開始讀DEN＝0，DB上允許數(shù)據(jù)有效4、T4開始DB上數(shù)據(jù)穩(wěn)定。RD、DEN恢復(fù)為1，CPU獲得數(shù)據(jù)5、T4結(jié)束DT/R=1，存儲器讀周期結(jié)束1、T1開始(