(完整版)數(shù)字電子技術-復習選擇填空題匯總(精簡)

1、在下列邏輯電路中，不是組合邏輯電路的是(D)A、譯碼器B、編碼器C、全加器D、寄存器2、下列觸發(fā)器中沒有約束條件的是(D)S4、編碼器(A)優(yōu)先編碼功能，因而(C)多個輸入端同時為1。A、有B、無C、允許D、不允許5、(D)觸發(fā)器可以構成移位寄存器。6、某觸發(fā)器的狀態(tài)轉換圖如圖所示，該觸發(fā)器應是(C)AJ-K觸發(fā)器8、在圖所示電路中，使Y=_的電路是---------------------------------------------(A)9、接通電源電壓就能輸出矩形脈沖的電路是------------------------------------------(D)A.單穩(wěn)態(tài)觸發(fā)器B.施密特觸發(fā)器C.D觸發(fā)器D.多諧振蕩器10、多諧振蕩器有-------------------------------------------------------------------------------(C)A.兩個穩(wěn)態(tài)B.一個穩(wěn)態(tài)C.沒有穩(wěn)態(tài)D.不能確定ABY(D)A.與門B.與非門C.或非門D.異或門12、下列電路中屬于時序邏輯電路的是------------------------------------------------------(B)A.編碼器B.計數(shù)器C.譯碼器D.數(shù)據(jù)選擇器13、在某些情況下，使組合邏輯電路產(chǎn)生了競爭與冒險，這是由于信號的---------(A)A.延遲B.超前C.突變D.放大114、電路和波形如下圖，正確輸出的波形是-----------------------------------------------(A)A.2B.3C.4D.821.下列關于異或運算的式子中，不正確的是(B) 22.下列門電路屬于雙極型的是(A)A、OC門B、PMOSC、NMOSD、CMOSBNCNDN25．8線—3線優(yōu)先編碼器的輸入為I0—I7，當優(yōu)先級別最高的I7有效時，其輸出Y2.Y1.Y0的值是(26．十六路數(shù)據(jù)選擇器的地址輸入(選擇控制)端有(C)個。A．16B.2C.4D.8210V，當輸入數(shù)字量為1101時，輸出電壓為移位過程是(A)。E=0)時，地址碼AAA=011，則輸出Y~YE=0)時，地址碼AAA=011，則輸出Y~Y是2B21070(C)。29.隨機存取存儲器具有(A)功能。A.讀/寫B(tài).無讀/寫C.只讀D.只寫30.N個觸發(fā)器可以構成最大計數(shù)長度(進制數(shù))為(DA.NB.2NC.N2D.2N000001010其計數(shù)的容量為(B)C.四D.三32.有一個4位的D/A轉換器，設它的滿刻度輸出電壓為(A)。AVBVCVD.9.375VB)35.以下電路中常用于總線應用的是(A)36．T觸發(fā)器的功能是(D)A．翻轉、置“0”B.保持、置“1”CD.翻轉、保持37.為了把串行輸入的數(shù)據(jù)轉換為并行輸出的數(shù)據(jù)，可以使用(B)。A．寄存器B．移位寄存器C．計數(shù)器D．存儲器ABC.4D.834NBNCNDN42．下列說法不正確的是(C)。A．集電極開路的門稱為OC門B．三態(tài)門輸出端有可能出現(xiàn)三種狀態(tài)(高阻態(tài)、高電平、低電平)C．OC門輸出端直接連接可以實現(xiàn)正邏輯的線或運算D.利用三態(tài)門電路可實現(xiàn)雙向傳輸43．以下錯誤的是(B)。A．數(shù)字比較器可以比較數(shù)字大小B．實現(xiàn)兩個一位二進制數(shù)相加的電路叫全加器C．實現(xiàn)兩個一位二進制數(shù)和來自低位的進位相加的電路叫全加器D．編碼器可分為普通全加器和優(yōu)先編碼器二、填空題：路。3.實現(xiàn)A/D轉換的四個主要步驟是___采樣___、___保持__、___量化__、___編碼____。法。法7.數(shù)據(jù)選擇器是一種多個輸入單個輸出的中等規(guī)模器件。8.OC門能實現(xiàn)“線與”邏輯運算的電路連接，采用總線結構，分時傳輸數(shù)據(jù)時，應選用三態(tài)門。9.時序邏輯電路在某一時刻的狀態(tài)不僅取決于這一時刻的輸入狀態(tài)，還與電路過去的狀態(tài)有關。FABCDABCABCABCm______)。5器。器23.三態(tài)門電路的輸出有高電平、低電平和(高阻)3種狀態(tài)。24.TTL與非門多余的輸入端應接(高電平或懸空)。25.TTL集成JK觸發(fā)器正常工作時，其Rd和Sd端應接(高)電平。765765