硬件原理詳細(xì)說(shuō)明書(shū)(模板)

文件名稱：硬件原理說(shuō)明書(shū)（模板）文件編號(hào)：A09-Q4-000073版本號(hào)/修改碼：A文件密級(jí)：秘密文件狀態(tài)：CFC受控標(biāo)識(shí)：受控?cái)M制/日期：趙萬(wàn)坤2009審核/日期：張玉波2009會(huì)簽：張玉波虞日躍徐毓軍叢俊杰王弢賀保國(guó)董春祿劉旭青李劍任齡鐘啟明批準(zhǔn)/日期：史洪源2009修訂頁(yè)編號(hào)章節(jié)名稱修訂內(nèi)容簡(jiǎn)述修訂日期訂前版本訂后版本擬制審核批準(zhǔn)全部創(chuàng)建2009-/A趙萬(wàn)坤張玉波史洪源本版本與舊文件（版本）的關(guān)系無(wú)文件名稱：XXX模塊硬件原理說(shuō)明書(shū)文件編號(hào)：XXX-C11-XXXXXX項(xiàng)目名稱：XXXXX項(xiàng)目編號(hào)：XXXXXX物料編碼：XXXXXXXXXX版本號(hào)：X/XX文件密級(jí)：秘密文件狀態(tài)：CFC受控標(biāo)識(shí)：受控?cái)M制：XXXXX年月日審核：XXXXX年月日會(huì)簽：批準(zhǔn)：XXXXXXX年月日文件發(fā)放范圍：生產(chǎn)制造部修訂頁(yè)序號(hào)版本號(hào)修訂內(nèi)容簡(jiǎn)述擬制/日期審核批準(zhǔn)XXXXXXXXXXXXXXX目錄1 設(shè)計(jì)依據(jù) 12 規(guī)范性引用文件 13 產(chǎn)品功能 14 技術(shù)指標(biāo) 15 接口說(shuō)明 16 硬件原理說(shuō)明 26.1 硬件原理框圖 26.2 電路原理分析 26.2.1 單通道原理 36.2.2 過(guò)壓保護(hù) 46.2.3 AD轉(zhuǎn)換 56.2.4 光耦速度分析 56.2.5 溫漂估算 56.2.6 電源分析 66.3 可編程邏輯設(shè)計(jì)說(shuō)明 66.3.1 管腳定義 66.3.2 資源分配 76.3.3 邏輯分析 76.4 板級(jí)程序資源說(shuō)明 86.4.1 單片機(jī)的管腳定義 86.4.2 資源分配 96.5 降額設(shè)計(jì) 106.6 MTBF計(jì)算（可選） 106.7 FMEA分析 106.8 時(shí)序分析（有此部分時(shí)必須） 106.9 絕緣耐壓分析（有此部分時(shí)必須） 107 關(guān)鍵信號(hào)列表 118 測(cè)試點(diǎn) 119 配套明細(xì)表 1110 電路原理圖 1111 可編程器件邏輯圖 1112 制版文件光繪圖 1113 設(shè)計(jì)參考資料 1214 附錄 12注意：模版中的高亮斜體文字僅作為創(chuàng)建文檔的提示信息。提交文檔前，請(qǐng)刪除這些文字和說(shuō)明。設(shè)計(jì)依據(jù)要求指明本設(shè)計(jì)的設(shè)計(jì)輸入文件的名稱和文件編號(hào)。設(shè)計(jì)輸入文件一般是對(duì)應(yīng)的“產(chǎn)品內(nèi)控標(biāo)準(zhǔn)”、“技術(shù)接口書(shū)”和“產(chǎn)品規(guī)格書(shū)”。舉例如：文件名稱：《XXXXXXX產(chǎn)品規(guī)格書(shū)》文件編號(hào)：XXX-XXX-XXXXXX文件名稱：《XXXXXXX產(chǎn)品總體設(shè)計(jì)說(shuō)明書(shū)》文件編號(hào)：XXX-XXX-XXXXXX規(guī)范性引用文件將本文檔中中引用到的所有引用文件一一列出。例如：文件名稱：《元器件的選用與表述指南》文件編號(hào)：Z07-Q3-000213文件名稱：《印制電路板設(shè)計(jì)規(guī)范》文件編號(hào)：Z07-F2-000008文件名稱：《電路邏輯圖制圖指南》文件編號(hào)：Z07-Q3-000217產(chǎn)品功能描述產(chǎn)品的功能技術(shù)指標(biāo)直接將產(chǎn)品規(guī)格書(shū)中的技術(shù)指標(biāo)拷貝過(guò)來(lái)。接口說(shuō)明電氣接口規(guī)格：描述該板卡或模塊與母板的連接器定義、端子定義、指示燈定義、應(yīng)遵守的工藝規(guī)范等?？芍苯訉a(chǎn)品規(guī)格書(shū)中設(shè)計(jì)規(guī)范章節(jié)的相關(guān)部分拷貝過(guò)來(lái)。硬件原理說(shuō)明硬件原理框圖硬件原理框圖：按數(shù)據(jù)流程繪制原理框圖圖例圖1模塊原理框圖電路原理分析包括元器件的選型分析和選用的說(shuō)明和電路分析以下為示例單通道原理1．AI部分 圖2模塊AI部分單通道原理框圖AD采用ADS1242，AD與系統(tǒng)間用高速的光耦進(jìn)行SPI通訊。2．AO部分 圖3模塊AO部分單通道原理框圖AO部分使用底板上的24V電源，通過(guò)光耦實(shí)現(xiàn)與系統(tǒng)的SPI通訊。 3．DI部分 圖4模塊DI部分單通道原理框圖對(duì)本模塊是觸點(diǎn)輸入型，共負(fù)端，所以7通道的負(fù)端電平相同，與24V-也相同。光耦放置在端子板上，光耦采用MOCD213,取R2=510，R1=4.7K，經(jīng)實(shí)際測(cè)量光耦二極管兩端電壓在光耦導(dǎo)通時(shí)，有VF=1.1V，所以有i2=VF/R2=1.1/5102.16mA,i1=(24-1.1)/4.74.87mA規(guī)格要求查詢電流為5mA,基本符合，這時(shí)光耦發(fā)光二極管側(cè)的導(dǎo)通電流是i1-i2,約為2.71mA，根據(jù)光耦電流傳輸比,實(shí)際調(diào)整R3為10K.綜上，R14.7K，R2510，R3=10K。4．DO部分 圖5DO部分單通道原理框圖模塊采用5V控制的固態(tài)繼電器AQY275和AQW614，繼電器放在端子板上。74ACT245是用來(lái)做驅(qū)動(dòng)的?；刈x是靠電壓比較器LM293來(lái)完成的，繼電器AQY275的輸入端的二極管的最大管壓降是1.5V，AQW614輸入端的二極管的最大管壓降是2.5V，如果DO的輸出為1，并且AQY275的功能正常，則LM293的正端輸入電壓小于3V，則LM293輸出值為低電平，如果AQY275的輸入端二極管故障，故障狀態(tài)為開(kāi)路，LM293的正端的輸入電壓4.4V（74ACT245的VOH最小為（開(kāi)路時(shí)）4.4V），則LM293的輸出值為高電平。對(duì)于AQW614同樣的分析原理。如果DO的輸出為0，或這AQY275的輸入端二極管故障狀態(tài)為短路的情況，則檢測(cè)不到故障。過(guò)壓保護(hù) AI部分：AI輸入有過(guò)流保護(hù)電路，可以承受30V的過(guò)壓。 AO部分：AO有一個(gè)防反的二極管，可以承受+30V的過(guò)壓。DI部分：當(dāng)外加60V電壓時(shí)，i3=i1-i2=(60-1.1)/4.7–2.1610.4mA,該光耦的IF（MAX）是60mA,所以正向60VDC電壓是可以滿足要求的。當(dāng)外加-60VDC電壓時(shí)，流經(jīng)D1的電流約12.8mA,而二極管BYM10-100-E3的最大電流可達(dá)1.0A，所以反向電壓是可以滿足的。DO部分：DO1選用的是AQY275固態(tài)繼電器，輸出是無(wú)極性的，正常的負(fù)載電壓為100V，是可以承受72V的過(guò)壓的。DO2選用AQW614固態(tài)繼電器，輸出為無(wú)極性，正常的負(fù)載電壓為400V，滿足通道過(guò)壓設(shè)計(jì)要求。AD轉(zhuǎn)換 ADC轉(zhuǎn)換芯片采用的是ADS1242，ADS1242為一個(gè)24位的Σ-ΔAD芯片，最少有效位為19位（PGA=128），滿足AD分辨率不低于16位的要求，AD的轉(zhuǎn)換速率可設(shè)定為，則每個(gè)通道的數(shù)據(jù)更新時(shí)間為1/15=66.7ms，滿足全通道掃描10次/秒的要求。在AD的轉(zhuǎn)換速率為的情況下，ADS1242針對(duì)50Hz干擾信號(hào)的典型共模抑制比為，差模抑制比為，因此是可以滿足共模抑制比優(yōu)于，差模抑制比優(yōu)于的要求的。ADS1242的共模、差模參數(shù)如下：圖3ADS1242參數(shù)電流采樣電阻選用的是精密電阻，精度為0.02%，溫漂5ppm/K，初始的精度誤差是可以通過(guò)系統(tǒng)校準(zhǔn)來(lái)減小的，所以選用精度0.02%的電阻是可以滿足設(shè)計(jì)精度0.02%的要求的。光耦速度分析HCPL-0661的速度分析：HCPL-0661的通斷時(shí)間如下圖所示： 圖4HCPL-0661開(kāi)關(guān)時(shí)間從圖中可以看出，HCPL-0661的速度至少能達(dá)到30Mbit/S，按這個(gè)速率進(jìn)行估算，實(shí)際模擬的SPI的速度可以為100Kbit/S，則2個(gè)通道AI的SPI口的數(shù)據(jù)量為2*8*5=80bit，數(shù)據(jù)通信時(shí)間為80/100K=0.8ms，小于100ms，滿足全通道掃描10次/秒的要求。3個(gè)通道AO的數(shù)據(jù)量為3*24=72bit，數(shù)據(jù)通信時(shí)間為72/100K=0.72ms，滿足建立時(shí)間小于20mS的要求。3個(gè)通道的AO的回讀3*20=60bit，數(shù)據(jù)通信時(shí)間為60/100K=0.6ms用在SPI上的時(shí)間，是比較短的。溫漂估算 溫漂與器件選擇有關(guān)，我們選的都是低溫漂器件，AI部分：最主要的有4種器件： 溫漂與器件選擇有關(guān)，我們選的都是低溫漂器件，最主要的有3種器件： 1．電壓參考源 REF3225基準(zhǔn)源封裝?。⊿OT23-6封裝）；0℃~125℃之間溫漂最大為7ppm/℃，-40℃ ~125℃之間溫漂最大為20ppm/℃；精確度最大為0.2%；低靜態(tài)電流，約為100μA；高輸出電 流，達(dá)±10mA，與其它同類器件相比有較好的性價(jià)比。 2．采樣電阻 采樣電阻R1選用的是718廠的精密電阻，精度是0.02%，溫漂為5ppm/K。3．AD轉(zhuǎn)換器ADS1242的輸入偏置電壓的溫漂為0.02ppmofFS/℃，增益的溫漂為0.5ppm/℃，按照輸入 電壓0~11mA進(jìn)行估算，由ADS1242引進(jìn)的溫漂為0.02*2.5+0.5*2*2.5=2.55μV/℃（2ppm/℃）總的溫漂為2+7+5=14ppm/℃，滿足設(shè)計(jì)要求的50ppm/℃的要求 AO部分：主要的器件有 1．電壓參考源 REF3240基準(zhǔn)源封裝?。⊿OT23-6封裝）；0℃~125℃之間溫漂最大為7ppm/℃，-40℃ ~125℃之間溫漂最大為20ppm/℃；精確度最大為0.2%；低靜態(tài)電流，約為100μA；高輸出電 流，達(dá)±10mA，與其它同類器件相比有較好的性價(jià)比 2．DA轉(zhuǎn)換器 DAC8554的輸出偏置電壓的溫漂為5μV/℃（1.25ppm/℃，輸出量程為0~4V），增益的溫漂為1ppm/℃，DA的溫漂為2.25ppm/℃ 3．運(yùn)算放大器INA132 INA132的偏置電壓的溫漂為5μV/℃（1.25ppm/℃，輸出量程為0~4V），增益的溫漂為10ppm/℃INA132的溫漂為11.25ppm/℃ 4．精密電阻 V/I的電阻選用的是718廠的精密電阻，精度是0.1%，溫漂為10ppm/K 總的溫漂為7+2.25+11.25+10=30ppm/℃，滿足設(shè)計(jì)要求的50ppm/℃的要求。電源分析模板中可編程器件（Cyclone系列的EP1C3T144I7N）工作電源為+3.3V，核電壓為1.5V。因此需要使用LDO將+5V電源轉(zhuǎn)換為+3.3V和1.5V電壓輸出。采用TI公司的LDO電源芯片TPS77733產(chǎn)生+3.3V電壓和TPS77715產(chǎn)生+1.5V電壓，其特性如下：TPS77733/TPS77715：◆上電輸出200ms低電平復(fù)位信號(hào)◆超低的85μA靜態(tài)電流◆750mA電流輸出能力◆輸出電壓+3.3V±2％/+1.5V±2％◆具有熱保護(hù)功能可編程邏輯設(shè)計(jì)說(shuō)明分別說(shuō)明管腳定義（以表格的形式定義，對(duì)于總線類型的可寫在一行中）、資源分配、邏輯分析等相關(guān)內(nèi)容。以下為示例模塊雙網(wǎng)切換與主控模塊一樣采用邏輯切換，通過(guò)硬件判斷網(wǎng)線上的數(shù)據(jù)流來(lái)切換，整個(gè)切換過(guò)程不需要CPU干預(yù)，全部由硬件邏輯完成。硬件可編程器件選用Altera公司性價(jià)比相對(duì)較好的FPGACyclone系列的EP1C3T144I7N器件，它具有2910個(gè)邏輯單元（LE），最大用戶I/O管腳數(shù)100個(gè)，144-pinTQFP封裝。管腳定義模塊上的EP1C3T144I7N器件管腳分配如表4所示：表4FPGA器件管腳分配表I/O管腳功能I/O管腳功能27、28、31～36低8位地址/數(shù)據(jù)總線復(fù)用71第一路AISPI數(shù)據(jù)輸出信號(hào)線16全局時(shí)鐘輸入72第一路AISPI時(shí)鐘信號(hào)線37DO復(fù)位保持信號(hào)73AO回讀SPI數(shù)據(jù)輸出信號(hào)線74AO回讀SPI時(shí)鐘信號(hào)線42、47～53高8位地址線75第一路ADS1242數(shù)據(jù)采集完成信號(hào)線54讀控制信號(hào)76AOSPI時(shí)鐘信號(hào)線55寫控制信號(hào)77AOSPI數(shù)據(jù)輸出信號(hào)線38單片機(jī)外部中斷178第一路ADS1242片選信號(hào)線39單片機(jī)外部中斷079第二路AISPI數(shù)據(jù)輸出信號(hào)線88~90、95FPGA在線調(diào)試接口82第二路AISPI時(shí)鐘信號(hào)線56單片機(jī)串口發(fā)送端83第二路ADS1242數(shù)據(jù)采集完成信號(hào)57單片機(jī)編程串口接收端84AISPI數(shù)據(jù)輸入信號(hào)線資源分配說(shuō)明可編程邏輯器件的資源分配情況。例如：表5可編程邏輯器件資源占用資源名稱簡(jiǎn)稱資源總量實(shí)際占用IO引腳

IO

邏輯單元

LE鎖相環(huán)

PLL內(nèi)存

RAMBits內(nèi)存塊

RAMBlock乘法器

MUL邏輯分析分析邏輯功能的實(shí)現(xiàn)過(guò)程、關(guān)鍵技術(shù)點(diǎn)和算法，如果使用編程語(yǔ)言開(kāi)發(fā)，按照模塊化的設(shè)計(jì)方法，將程序模塊列出并進(jìn)行分析。如果邏輯復(fù)雜的話，應(yīng)畫出功能圖、真值表、狀態(tài)圖、時(shí)序圖等。以下為示例DP通訊的硬件切換功能DP通訊硬件切換功能由EP1C3T144I7N邏輯完成，主要包括1KHz時(shí)鐘發(fā)生器（由24MHz系統(tǒng)時(shí)鐘分頻得到）、dp_control控制功能塊等邏輯，詳見(jiàn)附錄PFGA邏輯圖。利用計(jì)數(shù)器產(chǎn)生1KHz時(shí)鐘發(fā)生器，計(jì)數(shù)個(gè)數(shù)為使用一個(gè)16的計(jì)數(shù)器就能實(shí)現(xiàn)，1K_CLK14信號(hào)線即為1KHz信號(hào)。DP通訊站地址讀取邏輯板級(jí)程序資源說(shuō)明分別說(shuō)明單片機(jī)管腳定義、資源分配等相關(guān)內(nèi)容（包括中斷分配、口線控制、地址分配等資源的描述）以下為示例單片機(jī)的管腳定義以表格的形式定義，對(duì)于總線類型的可寫在一行中。表6單片機(jī)管腳定義I/O管腳功能I/O管腳功能36~43低8位地址/數(shù)據(jù)總線復(fù)用9X5045SPI串行時(shí)鐘線24~31高8位地址線10外部看門狗復(fù)位信號(hào)2DP收發(fā)控制11串口數(shù)據(jù)輸入線3運(yùn)行燈控制13串口數(shù)據(jù)輸出線4通訊燈控制14外部中斷06X5045片選信號(hào)15外部中斷1（MV信號(hào)調(diào)解50ms中斷信號(hào)）7X5045SPI串行數(shù)據(jù)輸入線18總線線控制信號(hào)8X5045SPI串行數(shù)據(jù)輸出線19總線讀控制信號(hào)資源分配編寫板級(jí)程序所需的所有資源，以表格的形式定義。表7單片機(jī)資源分配種類資源說(shuō)明中斷和定時(shí)器分配串行口中斷RI串口進(jìn)行數(shù)據(jù)收發(fā)，中斷優(yōu)先級(jí)最高，優(yōu)先級(jí)=4。定時(shí)器T1中斷10ms定時(shí)器，優(yōu)先級(jí)=0，用于處理雙網(wǎng)切換、監(jiān)測(cè)DP通訊等定時(shí)器T0用于從站接收數(shù)據(jù)時(shí)間間隔的監(jiān)測(cè)外部中斷1用于手操器MV信號(hào)調(diào)解50ms定時(shí)中斷口線控制P1.0DP收發(fā)控制；類型：輸出，0：發(fā)送數(shù)據(jù)，1：接受數(shù)據(jù)P1.1運(yùn)行燈控制；類型：輸出，0：點(diǎn)燈，1：滅燈P1.2通訊燈控制；類型：輸出，0：點(diǎn)燈，1：滅燈P1.4X5045片選信號(hào)；類型：輸出，0：選通X5045，1：不選通X5045P1.5X5045SPI串行數(shù)據(jù)輸入線；類型：輸入P1.6X5045SPI串行時(shí)鐘線；類型：輸出P1.7X5045SPI串行數(shù)據(jù)輸出線；類型：輸出P3.3使能外部中斷1外設(shè)地址分配0xA000DP站地址片選地址0xA100DP站偏移地址片選地址（A0），用于識(shí)別14槽機(jī)籠（A0為1）和10槽機(jī)籠（A0為0）從站地址計(jì)算方法如下：A0＝1時(shí)低4位為槽號(hào)，用于14槽機(jī)籠，高4位位籠號(hào)，站地址邏輯處理為籠號(hào)×12＋槽號(hào)；A0＝0時(shí)低3位為槽號(hào)，用于12槽機(jī)籠，高4位位籠號(hào)，站地址邏輯處理為籠號(hào)×10＋槽號(hào)；0xAF00DAC通道地址片選地址（由SPI功能塊完成）0xA200DP網(wǎng)絡(luò)故障讀取地址0xD000ADS1242片選地址0xD100AO回讀芯片AD7844片選地址0xD5000xD600DO回讀信號(hào)讀取地址0xD700DO通道信號(hào)輸出地址0xD800DI通道濾波參數(shù)寫入地址0xD900DI信號(hào)讀取地址0xDA00DI通道故障讀取地址EEPROM存儲(chǔ)器地址分配X5045，512*8Bit地址范圍（0x0~0x1ff）2通道AI相關(guān)數(shù)據(jù)存儲(chǔ)：ADS1242校零寄存器存儲(chǔ)，每片AD需要3個(gè)校零寄存器存儲(chǔ)空間。存儲(chǔ)地址為0x00~0x0C。AD1242校零寄存器CRC校驗(yàn)數(shù)據(jù)存儲(chǔ)地址：0x60~0x67。ADS1242校滿寄存器存儲(chǔ)，每片AD需要3個(gè)校滿寄存器存儲(chǔ)空間。存儲(chǔ)地址為0x10~0x1C。AD1242校滿寄存器CRC校驗(yàn)數(shù)據(jù)存儲(chǔ)地址：0x68~0x6F。AI通道修正系數(shù)存儲(chǔ)：每個(gè)修正系數(shù)占４個(gè)存儲(chǔ)地址0x90~0x9F。存儲(chǔ)0~22mA量程通道斜率修正因子0xA0~0xAF。存儲(chǔ)0~22mA量程通道偏移修正因子0x80~0x8F。存儲(chǔ)修正因子計(jì)算所需滿量程修正數(shù)據(jù)(共２通道)0xB0~0xB3。修正斜率因子和偏移因子CRC校驗(yàn)數(shù)據(jù)存儲(chǔ)。0xC0~0xC7。存儲(chǔ)0~11mA量程通道斜率修正因子0xD1~0xD7。存儲(chǔ)0~11mA量程通道偏移修正因子3通道AO相關(guān)數(shù)據(jù)存儲(chǔ)：0x100~0x10C。存儲(chǔ)AO4~20mA量程斜率修正因子。0x110~0x11C。存儲(chǔ)AO4~20mA量程偏移修正因子。0x120~0x125。存儲(chǔ)AO每通道斜率因子和便宜因子CRC校驗(yàn)數(shù)據(jù)，0x128~0x12D。存儲(chǔ)AO每通道實(shí)際輸出滿值和零值差數(shù)據(jù)。0x130~0x133。BUP操作模式下，MV調(diào)節(jié)速率存儲(chǔ)。在BUP模式時(shí)NM810已經(jīng)失去和主控的通訊，需存儲(chǔ)該參數(shù)。降額設(shè)計(jì)可以用文字描述或直接用表格描述MTBF計(jì)算（可選）可以用文字描述或直接用表格描述FMEA分析可以用文字描述或直接用