工學時序邏輯電路

工學時序邏輯電路第1頁/共60頁1.異步二進制加法計數(shù)器原則：每1位從“1”變“0”時，向高位發(fā)出進位，使高位翻轉.構成方法：觸發(fā)器接成計數(shù)器形式，時鐘CLK加在最低位，高位脈沖接在低位的Q端或Q

端。在末位+1時，從低位到高位逐位進位方式工作。二.異步計數(shù)器注意：若用上升沿作為觸發(fā)信號，加法器低位Q輸出作為高位時鐘，減法器低位Q’作為高位時鐘；若用下降沿作為觸發(fā)信號，正好相反。第2頁/共60頁圖6.3.17是由JK觸發(fā)器構成的異步3位二進制加法計數(shù)器的邏輯電路。波形如圖所示圖6.3.17每1位從“1”變“0”時，向高位發(fā)出進位，使高位翻轉.(低位輸出由1變?yōu)?時，下降沿正好作為高位時鐘信號)此處沒考慮觸發(fā)器的傳輸延遲時間tpd.第3頁/共60頁②異步二進制減法計數(shù)器構成方法：觸發(fā)器接成計數(shù)器形式，時鐘CLK加在最低位，高位脈沖接在低位的Q端或Q

端。在末位-1時，從低位到高位逐位借位方式工作。原則：每1位從“0”變“1”時，向高位發(fā)出進位，使高位翻轉。第4頁/共60頁圖6.3.18是由JK觸發(fā)器構成的異步3位二進制加法計數(shù)器的邏輯電路。波形如圖所示。圖6.3.18第5頁/共60頁2.異步十進制計數(shù)器原理：在4位二進制異步加法計數(shù)器上修改而成，要跳過1010~1111這六個狀態(tài)。12345678910J=0J=1J=0J=1J=0第6頁/共60頁由JK觸發(fā)器構成的異步十進制計數(shù)器,其邏輯電路如圖6.3.19所示，其狀態(tài)表及時序圖與同步十進制計數(shù)器相同。圖6.3.19注：JK懸空時相當于接邏輯1第7頁/共60頁*二－五－十進制異步計數(shù)器74LS290:其邏輯符號及功能表如圖6.3.20所示圖6.3.20第8頁/共60頁其邏輯符號及功能表如圖6.3.21所示第9頁/共60頁異步計數(shù)器優(yōu)缺點：優(yōu)點：其與同步計數(shù)器相比，具有結構簡單的優(yōu)點。在用T觸

發(fā)器構成二進制計數(shù)器時，可以不附加任何其它電路缺點：（1）工作頻率比較低，因為異步計數(shù)器的各級觸發(fā)器是以串行進位方式連接的，所以在最不利的情況下要經(jīng)過所有各級觸發(fā)器傳輸延遲時間之和以后，新狀態(tài)才能穩(wěn)定建立。（2）在電路狀態(tài)譯碼時存在競爭-冒險現(xiàn)象。第10頁/共60頁三、任意進制計數(shù)器的構成方法若已有N進制計數(shù)器（如74LS161)，現(xiàn)在要實現(xiàn)M進制計數(shù)器，只能用已有的計數(shù)器產(chǎn)品經(jīng)過外電路的不同連接方式實現(xiàn)。N進制M進制第11頁/共60頁1.M<N的情況在N進制計數(shù)器的順序計數(shù)過程中，若設法使之跳過（N－M）個狀態(tài)，就可以得到M進制計數(shù)器了，其方法有置零法（復位法）和置數(shù)法（置位法）。置數(shù)法置零法第12頁/共60頁a.置零法：置零法適用于有置零（有異步和同步）輸入端的計數(shù)器，如異步置零的有74LS160、161、191、190、290,同步置零的有74LS163、162，其工作原理示意圖如圖所示若原來的計數(shù)器為N進制，初態(tài)從S0開始，則到SM－1為M個循環(huán)狀態(tài)。如果將SM狀態(tài)譯碼產(chǎn)生一個置零信號加到計數(shù)器的異步置零輸入端，計數(shù)器將立刻返回S0狀態(tài)。若清零為異步清零，故提供清零信號的狀態(tài)為暫態(tài)，它不能計一個脈沖，異步清零暫態(tài)第13頁/共60頁例6.3.2利用置零法將十進制的74160接成六進制計數(shù)器。異步置零法解：74160有效循環(huán)為0000～1001，由于初態(tài)為0000，故六進制為六個狀態(tài)循環(huán)，即0000～0101，回零信號取自0110。第14頁/共60頁其接線圖如圖6.3.22所示，

波形如圖6.3.23所示進位輸出1圖6.3.22圖6.3.23第15頁/共60頁例6.3.3如圖6.3.24所示邏輯電路是由74161構成的計數(shù)器，試分析為幾進制計數(shù)器？畫出狀態(tài)表、狀態(tài)轉換圖和時序圖。解：狀態(tài)表為故由狀態(tài)表可知為5進制計數(shù)器。第16頁/共60頁狀態(tài)轉換圖：時序圖為第17頁/共60頁例6.3.4試用置零法由74LS161構成12進制計數(shù)器，畫出時序圖解：其狀態(tài)轉換圖如圖6.3.25所示，則產(chǎn)生清零信號為Q3Q2Q1Q0

＝1100圖6.3.25第18頁/共60頁可實現(xiàn)的電路為如圖6.3.26（a）所示，其時序圖為（b）所示圖6.3.26（a）（b）第19頁/共60頁注：由于清零信號隨著計數(shù)器被清零而立即消失，其持續(xù)的時間很短，有時觸發(fā)器可能來不及動作（復位），清零信號已經(jīng)過時，導致電路誤動作，故置零法的電路工作可靠性低。為了改善電路的性能，在清零信號產(chǎn)生端和清零信號輸入端之間接一基本RS觸發(fā)器，如圖6.3.27所示。圖6.3.2701011000001第20頁/共60頁b.置數(shù)法：

有預置數(shù)功能的計數(shù)器可用此方法構成M進制計數(shù)器。但注意74LS161(160)為同步預置數(shù)，74LS191(190)為異步預置數(shù)。

置數(shù)法的原理:是通過給計數(shù)器重復置入某個數(shù)值的方法跳過（N－M）個狀態(tài)，從而獲得M進制計數(shù)器的。為了實現(xiàn)M進制計數(shù)器，同步置數(shù)信號應由SM－1產(chǎn)生，而異步置數(shù)應由SM產(chǎn)生。產(chǎn)生預置數(shù)信號的狀態(tài)第21頁/共60頁注：同步置零法的初態(tài)一定是S0，而置數(shù)法的初態(tài)可以是任何一個狀態(tài)，只要跳過M－N個狀態(tài)即可初態(tài)產(chǎn)生預置信號的狀態(tài)第22頁/共60頁例6.3.5圖6.3.28所示電路是可變計數(shù)器。試分析當控制變量A為1和0時電路為幾進制計數(shù)器。畫出各自的時序波形。解：置位信號為預置數(shù)為D3D2D1D0＝0000第23頁/共60頁由狀態(tài)表可知，A＝0為10進制計數(shù)器，A＝1為12進制計數(shù)器。對應A＝0和A＝1的狀態(tài)轉換表為第24頁/共60頁其時序波形如下第25頁/共60頁例5.3.5利用置數(shù)法由74LS161和74LS191構成7進制加法計數(shù)器。解：實現(xiàn)的電路如下第26頁/共60頁第27頁/共60頁作業(yè)題6.16題6.18題6.20第28頁/共60頁2.M>N的情況這種情況下，必須用多片N進制計數(shù)器組合起來，才能構成M進制計數(shù)器。連接方式有串行進位方式、并行進位方式、整體置零方式和整體置數(shù)方式。(1)串行進位方式和并行進位方式：串行進位方式：

在串行進位方式中，以低位片的進位信號作為高位片的時鐘輸入信號。兩片始終同時處于計數(shù)狀態(tài).第29頁/共60頁例如采用串行進位方式，利用74LS160實現(xiàn)100進制計數(shù)器，其電路如圖6.3.29所示。圖6.3.29并行進位方式：

在并行進位方式中，以低位片的進位輸出信號作為高位片的工作狀態(tài)控制信號，兩片的計數(shù)脈沖接在同一計數(shù)輸入脈沖信號上。第30頁/共60頁例如采用并行進位方式，利用74LS160實現(xiàn)100進制計數(shù)器，其電路如圖6.3.30所示。圖6.3.30a.若要實現(xiàn)的M進制可分解成兩個小于N的因數(shù)相乘，即M＝N1×N2,則先將N進制計數(shù)器接成N1進制計數(shù)器和N2進制計數(shù)器，再采用串行進位或并行進位方式將兩個計數(shù)器連接起來，構成M進制計數(shù)器。第31頁/共60頁例6.3.6試利用串行進位方式由74LS160構成24進制加法計數(shù)器解：24可分解成4×6（或者3×8、2×12)，則先將兩片74LS160構成4進制和6進制計數(shù)器，再連接，其實現(xiàn)電路如圖6.3.31所示。第32頁/共60頁例6.3.7試利用并行進位方式由74LS161構成32進制加法計數(shù)器解：可將32分成16×2(或8×4)，則電路如圖6.3.32所示。第33頁/共60頁b.若要實現(xiàn)的M進制（如31進制）不可分解成兩個小于N的因數(shù)相乘，則要采用整體置零法或整體置數(shù)法構成。（2)整體置零方式和整體置數(shù)方式首先將兩片N進制計數(shù)器按串行進位方式或并行進位方式聯(lián)成N×N>M進制計數(shù)器，再按照N<M的置零法和置數(shù)法構成M進制計數(shù)器。此方法適合任何M進制（可分解和不可分解）計數(shù)器的構成。例6.3.8利用74LS160接成29進制計數(shù)器。解：采用整體置零法的實現(xiàn)電路如圖6.3.33(a)所示，采用整體置數(shù)法的實現(xiàn)電路如圖6.3.33(b)所示第34頁/共60頁(a)異步整體置零(b)同步整體置數(shù)圖6.3.33第35頁/共60頁例5.3.7試利用置零法和置數(shù)法由兩片74LS161構成53進制加法計數(shù)器。解：若由74LS161構成53進制計數(shù)器，其構成的256進制實際為二進制計數(shù)器(28),故先要將53化成二進制數(shù)碼，再根據(jù)整體置數(shù)法或整體置零法實現(xiàn)53進制。（53)D＝（110101)B利用整體置數(shù)法由74LS161構成53進制加法計數(shù)器如圖6.3.34所示。第36頁/共60頁第37頁/共60頁例6.3.8試用一片74LS290分別接成8421異步十進制計數(shù)器、5421異步十進制計數(shù)器和異步六進制計數(shù)器。解：(1)8421異步十進制計數(shù)器：將CLK1和Qo相接，計數(shù)脈沖由CLKo輸入，從由Q3Q2Q1Q0輸出，即為8421異步十進制計數(shù)器。第38頁/共60頁圖6.3.35就是其連接電路及狀態(tài)表。第39頁/共60頁(2)5421碼異步十進制計數(shù)器：將Q3與CLK0相接，計數(shù)脈沖由CLK1輸入，從Q0Q3Q2Q1輸出則為5421碼十進制計數(shù)器，第40頁/共60頁其實現(xiàn)電路與狀態(tài)表如圖6.3.36所示。第41頁/共60頁(3)異步6進制計數(shù)器：

先將74LS290構成8421異步十進制計數(shù)器，再利用置零端和置九端構成異步六進制計數(shù)器。其實現(xiàn)電路如圖6.3.37所示。第42頁/共60頁四、移位寄存器型計數(shù)器1.環(huán)形計數(shù)器

電路如圖6.3.38所示，將移位寄存器首尾相接，則在時鐘脈沖信號作用下，數(shù)據(jù)將循環(huán)右移。圖6.3.38第43頁/共60頁設初態(tài)為1000,則其狀態(tài)轉換圖為注：此電路有幾種無效循環(huán)，而且一旦脫離有效循環(huán)，則不會自動進入到有效循環(huán)中，故此環(huán)形計數(shù)器不能自啟動，必須將電路置到有效循環(huán)的某個狀態(tài)中。第44頁/共60頁圖5.3.39為能自啟動的環(huán)形計數(shù)器的電路,與圖6.3.38所示電路相比，加了一個反饋邏輯電路。其狀態(tài)方程為第45頁/共60頁則可畫出它的狀態(tài)轉換圖為有效循環(huán)1.環(huán)形計數(shù)器結構簡單，不需另加譯碼電路；2.環(huán)形計數(shù)器的缺點是沒有充分利用電路的狀態(tài)。n位移位寄存器組成的環(huán)形計數(shù)器只用了n個狀態(tài)，而電路共有2n個狀態(tài)。第46頁/共60頁2.扭環(huán)形計數(shù)器

移位寄存器型計數(shù)器的結構可表示為圖6.3.40所示的框圖形式。其反饋電路的表達式為環(huán)形計數(shù)器是反饋函數(shù)中最簡單的一種，其D0=Qn－1第47頁/共60頁圖6.3.41為環(huán)扭形計數(shù)器（也叫約翰遜計數(shù)器），其D0=Q3圖6.3.41其狀態(tài)轉換圖為此電路不能自啟動?。?！第48頁/共60頁為了實現(xiàn)自啟動，則將電路修改成圖6.3.42所示電路。第49頁/共60頁其狀態(tài)轉換表為n位移位寄存器構成的扭環(huán)型計數(shù)器的有效循環(huán)狀態(tài)為2n個，比環(huán)形計數(shù)器提高了一倍;在有效循環(huán)狀態(tài)中，每次轉換狀態(tài)只有一個觸發(fā)器改變狀態(tài)，這樣在將電路狀態(tài)譯碼時不會出現(xiàn)競爭－冒險現(xiàn)象;雖然扭環(huán)型計數(shù)器的電路狀態(tài)的利用率有所提高，但仍有2n－2n個狀態(tài)沒有利用。扭環(huán)型計數(shù)器的特點第50頁/共60頁6.3.3*順序脈沖發(fā)生器

在一些數(shù)字系統(tǒng)中，有時需要系統(tǒng)按照事先規(guī)定的順序進行一系列的操作，這就要求系統(tǒng)的控制部分能給出一組在時間上有一定先后順序的脈沖信號，能產(chǎn)生這種信號的電路就是順序脈沖發(fā)生器。1.由移位寄存器構成：

可以由移位寄存器構成環(huán)形計數(shù)器，它就是一個順序脈沖發(fā)生器。電路和波形如圖6.3.43所示第51頁/共60頁注：此電路的特點是結構簡單，不需譯碼電路，缺點是所用觸發(fā)器的數(shù)目比較多，而且需采用自啟動反饋邏輯電路。第52頁/共60頁2.由計數(shù)器和譯碼器構成的順序脈沖發(fā)生器

圖6.3.44為由74LS161構成的8進制計數(shù)器和3－8譯碼器構成的順序節(jié)拍脈沖發(fā)生器。圖6.3.44輸出波形如圖所示第53頁/共60頁在數(shù)字信號的傳輸和數(shù)字系統(tǒng)的測試中，有時需要用到一組特