《數(shù)字電子技術(shù)基礎(chǔ)》第2章集成邏輯門技術(shù)

《數(shù)字電子技術(shù)基礎(chǔ)》第2章集成邏輯門技術(shù)第一頁，共79頁。2.1半導(dǎo)體晶體管的開關(guān)特性2.2TTL基本邏輯門電路2.3其他類型門電路2.4CMOS邏輯門電路2.5改進型CMOS門電路第2章

集成邏輯門技術(shù)第二頁，共79頁。2.6工程應(yīng)用的技術(shù)問題2.7VHDL的并行和結(jié)構(gòu)行為第2章集成邏輯門技術(shù)第三頁，共79頁。

在邏輯電路中，常用高、低電壓，即高、低電平表示數(shù)字邏輯運算中的“邏輯1”或“邏輯0”。一定范圍電壓的輸入信號，其代表的邏輯電平不會改變，即高電平或低電平代表一定的電壓范圍。2.1半導(dǎo)體晶體管的開關(guān)特性2.1.1邏輯電平第四頁，共79頁。3.淺飽和狀態(tài)2.飽和狀態(tài)4.開關(guān)時間1.截止狀態(tài)2.1半導(dǎo)體晶體管的開關(guān)特性2.1.2三極管（TTL）開關(guān)特性第五頁，共79頁。MOSFET(metal-oxide-semiconductorfield-effecttransistor)是金屬氧化物場效應(yīng)晶體管。參與導(dǎo)電的載流子只有一種（電子或空穴)，故稱為單極型器件，由單極型器件組成的基本門電路稱為單極型邏輯門電路。2.1半導(dǎo)體晶體管的開關(guān)特性2.1.3MOS管開關(guān)特性第六頁，共79頁。2.1半導(dǎo)體晶體管的開關(guān)特性圖2.1.5雙極型晶體管開關(guān)電路第七頁，共79頁。2.可變電阻區(qū)1.截止區(qū)3.開關(guān)時間2.1半導(dǎo)體晶體管的開關(guān)特性第八頁，共79頁。

該電路由三部分組成：輸入級、中間級和輸出級。輸入級由晶體管VT1、二極管VD1和基極電阻R1組成。輸入端的二極管VD1是鉗位二極管，一方面可以抑制輸入端可能出現(xiàn)的負向干擾脈沖，另一方面防止輸入電壓為負時VT1的發(fā)射極電流過大，VD1起到保護VT1的作用。中間級由VT2、R2和R3組成，它是一個反相器，從VT2的集電極C2和發(fā)射極E2上可以分別獲得兩個相位相反的電壓信號，供給輸出級使用。輸出級由VD2、VT4、VT5和電阻R4組成。2.2TTL基本邏輯門電路2.2.1標準TTL非門1.TTL非門電路結(jié)構(gòu)第九頁，共79頁。圖2.2.1TTL非門電路圖2.2TTL基本邏輯門電路第十頁，共79頁。1）輸入端接低電平2）輸入端接高電平

2.2TTL基本邏輯門電路2.TTL非門工作原理第十一頁，共79頁。（1）在輸出由低電平轉(zhuǎn)向高電平變化的瞬間，VT4和VT5同時導(dǎo)通，加速VT5管脫離飽和狀態(tài)。（2）推拉電路結(jié)構(gòu)降低了非門的輸出電阻，減小對負載電容的充電時間。2.2TTL基本邏輯門電路3.TTL非門工作速度第十二頁，共79頁。1）電壓傳輸特性

非門的電壓傳輸特性是指非門輸出電壓uo與輸入電壓ui之間的關(guān)系，即的函數(shù)關(guān)系。2.2TTL基本邏輯門電路4.TTL非門電氣特性及主要參數(shù)第十三頁，共79頁。2）閾值電壓、輸出高低電平、開門電平、關(guān)門電平和噪聲容限（1）閾值電壓UTH。電壓傳輸特性CD段中點所對應(yīng)的輸入電壓稱為閾值電壓。（2）開門電平UON和關(guān)門電平UOFF。開門電平UON是指輸出電平UOL=0.3V時，允許輸入高電平的最小值。關(guān)門電平UOFF指的是在保證輸出電壓為額定高電平UOH的90%（即2.7V）時，允許輸入低電平的最大值。（3）噪聲容限UNL和UNH。實際應(yīng)用中，由于外界磁場、相鄰信號之間的相互耦合和電源波動等原因，可能使輸入電壓ui偏離規(guī)定值。2.2TTL基本邏輯門電路第十四頁，共79頁。3）輸入特性（1）輸入短路電流IIS。（2）低電平輸入電流IIL。（3）輸入漏電流IIH（或稱高電平輸入電流）。2.2TTL基本邏輯門電路第十五頁，共79頁。4）輸入負載特性2.2TTL基本邏輯門電路圖2.2.6TTL非門輸入負載第十六頁，共79頁。5）扇入系數(shù)Ni和扇出系數(shù)NO2.2TTL基本邏輯門電路第十七頁，共79頁。6）功耗功耗是門電路的重要參數(shù)之一，功耗有空載導(dǎo)通功耗PON和空載截止功耗POFF兩個參數(shù)?？蛰d截止功耗POFF指的是輸出端開路、輸入端接地或接低電平?？蛰d導(dǎo)通功耗PON指的是輸出端開路、輸入端懸空或接高電平、VT5導(dǎo)通時的電源電流ICCL與電源電壓UCC的乘積。2.2TTL基本邏輯門電路第十八頁，共79頁。7）平均傳輸延遲時間

在TTL電路中，由于三極管的結(jié)電容和輸入、輸出端的寄生電容使輸出波形發(fā)生了畸變和延遲，并由于基極電荷的消散，使較為理想的輸入矩形波的電壓信號通過門電路變?yōu)楸容斎胄盘枩蟆⒉ㄐ紊仙睾拖陆笛夭辉俣盖偷妮敵鲭妷?。稱輸出波形滯后輸入波形的時間為平均傳輸延遲時間，它是表示門電路開關(guān)速度的參數(shù)。2.2TTL基本邏輯門電路第十九頁，共79頁。1）輸入端全部接高電平

2）輸入端至少有一個接低電平2.2TTL基本邏輯門電路2.2.2基本和復(fù)合TTL邏輯門1.TTL與非門電路第二十頁，共79頁。圖2.2.9TTL與非門電路2.2TTL基本邏輯門電路第二十一頁，共79頁。圖2.2.11TTL或非門電路圖2.2.11是或非門標準電路。圖中R1、VT1、VT2構(gòu)成的電路和R11、VT11、VT12構(gòu)成的電路完全相同，VT2和VT12對應(yīng)的集電極與發(fā)射極并聯(lián)。圖2.2.11TTL或非門電路圖2.2TTL基本邏輯門電路2.TTL或非門電路第二十二頁，共79頁。圖2.2.12與或非門電路圖2.2.12是74系列與或非門標準電路。不難看出，該電路只是將圖2.2.11或非門電路中的每個輸入端改用多發(fā)射極三極管。由于三極管多發(fā)射極之間，即A、B之間或C、D之間實現(xiàn)與邏輯運算，因此圖2.2.12可以實現(xiàn)與或非邏輯運算。2.2TTL基本邏輯門電路3.TTL與或非門電路第二十三頁，共79頁。圖2.2.13是TTL異或門電路。當A=B=0時，VT2、VT3導(dǎo)通，VT4、VT5截止，VT7、VT9導(dǎo)通，VT8、VD3截止，因此F=0；當A=B=1時，VT1、VT2、VT3倒置，VT6、VT9導(dǎo)通，VT8、VD3截止，因此F=0。2.2.13TTL異或門電路2.2TTL基本邏輯門電路4.TTL異或門電路第二十四頁，共79頁。1）電路結(jié)構(gòu)與工作原理

圖2.2.15（a）為典型OC門電路圖，圖2.2.15（b）為邏輯符號，符號中的圖標“”表示集電極開路。由圖可知，去掉普通TTL門中VT3、VT4管，VT5管的集電極開路，則構(gòu)成集電極開路與非門。圖2.2.15集電極開路與非門2.2TTL基本邏輯門電路5.TTL集電極開路與非門（OC門）第二十五頁，共79頁。2）外接負載RL3）OC門的應(yīng)用（2）最小負

載電阻RLmin。（1）最大負

載電阻RLmax。2.2TTL基本邏輯門電路第二十六頁，共79頁。1）TTL三態(tài)門的工作原理2.2TTL基本邏輯門電路6.TTL三態(tài)輸出邏輯門（TSL）門第二十七頁，共79頁。2）TTL三態(tài)門的應(yīng)用（1)實現(xiàn)總線結(jié)構(gòu)。（2）實現(xiàn)雙向數(shù)據(jù)傳輸。2.2TTL基本邏輯門電路第二十八頁，共79頁。圖2.2.2374H系列與非門電路2.2TTL基本邏輯門電路7.TTL快速系列（74H系列）第二十九頁，共79頁。與圖2.2.9比較,一是增加了一個由晶體管VT6、電阻R6和R3構(gòu)成的有源泄放電路,用該電路代替VT2射極電阻R3。采用有源泄放電路的目的主要有兩點，即提高工作速度和提高抗干擾能力。二是將標準TTL門電路中所有可能工作在飽和區(qū)的晶體管都改用圖2.1.3所示的抗飽和三極管，即肖特基三極管代替。肖特基系列TTL與非門電路如圖2.2.24所示。圖2.2.2474S系列與非門電路2.2TTL基本邏輯門電路8.TTL肖特基系列（74S系列）第三十頁，共79頁。

74LS系列與非門電路（見圖2.2.26）與圖2.2.9與非門電路比較，電路中采用多種措施，以達到縮短傳輸延遲時間、降低功耗的目的。2.2TTL基本邏輯門電路9.TTL低功耗肖特基系列（74LS系列）第三十一頁，共79頁。

（1）為了縮短傳輸延遲時間，電路中使用肖特基管和有源泄放電路，另外，還將輸入級的多發(fā)射極管改用SBD代替，由于SBD沒有電荷存儲效應(yīng)，因此有利于提高電路的工作速度。

（2）為降低功耗，提高了電路中各電阻的阻值，將電阻R5原來接地的一端改接到輸出端，以減小VT3導(dǎo)通時電阻R5上的功耗。2.2TTL基本邏輯門電路第三十二頁，共79頁。表2.2.2TTL系列產(chǎn)品及其特點系列名稱特點2.2TTL基本邏輯門電路10.TTL集成電路產(chǎn)品第三十三頁，共79頁。圖2.3.1是典型ECL或/或非門邏輯電路，由于電路中VT3管的輸入信號是通過發(fā)射極電阻R5耦合過來的，故發(fā)射極耦合邏輯電路名稱由此而得。2.3.1發(fā)射極耦合邏輯（ECL）門電路1.ECL門電路工作原理2.3其他類型門電路第三十四頁，共79頁。圖2.3.1ECL或/或非門電路2.3其他類型門電路第三十五頁，共79頁。necessity

1）偏置電路3）輸出級2）輸入級2.3其他類型門電路第三十六頁，共79頁。1）開關(guān)速度高2）邏輯功能強3）負載能力強2.ECL邏輯門電路的工作特點2.3其他類型門電路第三十七頁，共79頁。圖2.3.4（a）所示是I2L非門電路結(jié)構(gòu)。電路由一個PNP管VT1和一個NPN型多集電極管VT2組成。VT1構(gòu)成恒流源電路，VT2構(gòu)成反相器，VT2各集電極之間相互隔離。通過RE和RC連接到電源UE。圖2.3.4（a）I2L非門電路2.3.2集成注入邏輯（I2L）門電路1.I2L非門電路的工作原理2.3其他類型門電路第三十八頁，共79頁。Diagram2Diagram3Diagram2Diagram31）I2L與非門3）I2L異或門2）I2L與或非門2.3其他類型門電路2.其他I2L門電路第三十九頁，共79頁。1）I2L與非門2.3其他類型門電路第四十頁，共79頁。2）I2L與或非門圖2.3.6I2L與或非門

將兩個I2L與非門輸出線與，就可以實現(xiàn)與或非邏輯，如圖2.3.6所示。2.3其他類型門電路第四十一頁，共79頁。3）I2L異或門如圖2.3.7所示電路用了6個I2L基本單元，兩兩非門輸出組成“線與”，經(jīng)過逐步分析，可實現(xiàn)異或邏輯。2.3.7I2L異或門2.3其他類型門電路第四十二頁，共79頁。（1)I2L電路能在低電壓0.8VVT2的發(fā)射結(jié)導(dǎo)通）、微電流（1nA/單元）情況下工作，是目前功耗最低的集成電路。（2）I2L門電路結(jié)構(gòu)緊湊、簡單，電路中只包含NPN和PNP管。各邏輯單元之間不需要隔離，電路結(jié)構(gòu)集成度高，簡化了工藝，節(jié)省了芯片面積。I2L的基本邏輯單元面積僅為TTL的十分之一。（3）I2L門電路的功耗與速度二者之積（品質(zhì)因數(shù)）M=Ptpd是目前最好的。（4）I2L只需四次光刻，兩次擴散，比常規(guī)的TTL要少兩次光刻兩次擴散，而工藝簡單，成品率高。2.3其他類型門電路3.I2L門電路的主要特點第四十三頁，共79頁。CMOS反相器結(jié)構(gòu)

1）CMOS反相器工作原理2）CMOS反相器傳輸特性

3）CMOS反相器噪聲容限4)

CMOS反相器傳輸延遲時間

5）2.4CMOS邏輯門電路1.CMOS反相器2.4.1CMOS基本單元第四十四頁，共79頁。1）CMOS反相器結(jié)構(gòu)2.4CMOS邏輯門電路第四十五頁，共79頁。2）CMOS反相器工作原理2.4CMOS邏輯門電路第四十六頁，共79頁。3）CMOS反相器傳輸特性在圖2.4.1所示的CMOS反相器電路中，設(shè)UDD＞（UVT1+|UVT2|），VT1和VT2的參數(shù)完全對稱，即UVT1=|UVT2|，VT1和VT2的導(dǎo)通內(nèi)阻和截止內(nèi)阻相同，則電壓傳輸特性曲線如圖2.4.3所示。圖2.4.3CMOS反相器電壓傳輸特性2.4CMOS邏輯門電路第四十七頁，共79頁。4)CMOS反相器噪聲容限隨著電源電壓UDD的增加，噪聲容限也相應(yīng)地變大。在UDD固定的情況下，低電平噪聲容限UNL和高電平噪聲容限UNH始終相等。2.4CMOS邏輯門電路第四十八頁，共79頁。5）CMOS反相器傳輸延遲時間

盡管CMOS反相器在工作過程中不會像TTL電路那樣發(fā)生載流子的聚集和消散，但是由于集成電路內(nèi)部電阻、容性負載的影響等多種原因，CMOS反相器仍然會產(chǎn)生傳輸延遲。2.4CMOS邏輯門電路第四十九頁，共79頁。

CMOS傳輸門與CMOS反相器一樣，也是構(gòu)成各種邏輯電路的一種基本單元電路。CMOS傳輸門電路圖和邏輯符號如圖2.4.4（a）、圖2.4.4（b）所示，它由PMOS管和NMOS管連接而成。圖2.4.4CMOS傳輸門2.4CMOS邏輯門電路2.CMOS傳輸（TG）第五十頁，共79頁。（1)圖2.4.6為兩輸入CMOS與非門邏輯原理電路，負載部分和驅(qū)動部分分別由兩個并聯(lián)的PMOS管VT3、VT4和兩個串聯(lián)的NMOS管VT1、VT2組成。圖2.4.6CMOS與非門2.4CMOS邏輯門電路1.CMOS與非門和或非門電路2.4.2其他CMOS邏輯門電路第五十一頁，共79頁。2.4CMOS邏輯門電路第五十二頁，共79頁。（3）圖2.4.6與非門邏輯原理電路中，輸入端的扇入系數(shù)直接影響輸出電壓值（高、低電平），扇入系數(shù)為n，就是n個串聯(lián)的驅(qū)動管，輸出低電平的電壓值就是n個NMOS管導(dǎo)通時UDS壓降之和。若n個輸入全是低電平時，就是n個負載管并聯(lián)，使負載電阻變小，輸出高電平電壓值變高。2.4CMOS邏輯門電路第五十三頁，共79頁。1）輸入端A和B信號相同2）輸入端A和B信號相異2.4CMOS邏輯門電路2.CMOS同或門第五十四頁，共79頁。

CMOS2選1數(shù)據(jù)選擇電路如圖2.4.11所示，由一個CMOS反相器和兩個CMOS傳輸門組成。圖2.4.112選1數(shù)據(jù)選擇電路2.4CMOS邏輯門電路3.CMOS2選1數(shù)據(jù)選擇器第五十五頁，共79頁。兩個普通CMOS與非門輸出端直接并聯(lián)如圖2.2.14連接一樣。電源、導(dǎo)通的PMOS、導(dǎo)通的NMOS和地之間形成一個低阻通路，產(chǎn)生一個很大的電流，就像普通TTL電路并聯(lián)一樣。圖2.4.12OD輸出與門2.4CMOS邏輯門電路4.CMOS漏極開路門電路（OD門)第五十六頁，共79頁。與TTL三態(tài)門一樣，CMOS三態(tài)門在基本邏輯門電路基礎(chǔ)上，增加控制電路構(gòu)成，如圖2.4.13和圖2.4.14所示。圖2.4.13CMOS三態(tài)門1圖2.4.14CMOS三態(tài)門22.4CMOS邏輯門電路5.CMOS三態(tài)門第五十七頁，共79頁。1）噪聲容限高2）功耗低3）抗輻射能力強4）集成度高、溫度穩(wěn)定性好5）電源利用率高6）電路的扇出系數(shù)大7）電源取值范圍寬8）易受靜態(tài)干擾2.4CMOS邏輯門電路6.CMOS邏輯門特點第五十八頁，共79頁。

CMOS4000系列用金屬柵工藝制造，在MOS管各極之間存在著較大的寄生電容，圖2.5.1中標出了影響電路開關(guān)速度的主要寄生電容的位置，這些寄生電容的存在，使CMOS4000系列在高頻應(yīng)用時受到了限制，降低了MOS管的開關(guān)速度。圖2.5.1CMOS反相器的寄生電容2.5改進型CMOS門電路2.5.1高速CMOS門電路第五十九頁，共79頁。Bi-CMOS非門電路組成如圖2.5.2所示。其中VT1是驅(qū)動管，VT3和VT4是雙極型TTL輸出管，VT2是輸出管VT4基極的下拉負載管，形成有源負載電路。CL為負載電容。圖2.5.2Bi-CMOS非門電路圖2.5改進型CMOS門電路1.Bi-CMOS非門2.5.2雙極型CMOS門電路第六十頁，共79頁。Bi-CMOS與非門電路組成如圖2.5.3所示。和非門電路相比，輸出方式是一樣的，只是MOS邏輯功能器件的連接不同。2.5.3Bi-CMOS與非門電路2.5改進型CMOS門電路2.Bi-CMOS與非門第六十一頁，共79頁。表2.5.2CMOS集成電路各系列的主要技術(shù)參數(shù)參數(shù)2.5改進型CMOS門電路2.5.3CMOS門電路主要參數(shù)第六十二頁，共79頁。表2.6.1TTL和CMOS門電路的輸入、輸出特性參數(shù)電路種類2.6工程應(yīng)用的技術(shù)問題2.6.1不同系列電路的接口問題第六十三頁，共79頁。1）電源電壓相同2）電源電壓不同

2.6工程應(yīng)用的技術(shù)問題1.TTL系列驅(qū)動CMOS系列第六十四頁，共79頁。

用CMOS門驅(qū)動TTL門，將不能保證CMOS規(guī)定的輸出低電平?？梢赃x擇多種方案來解決這個問題。（1）采用驅(qū)動門并聯(lián)的方式，提高驅(qū)動門的帶負載能力。（2）采用增加一級CMOS驅(qū)動器的方法，如選擇同相驅(qū)動器CC4010，電路如圖2.6.2（a）所示。（3）采用漏極開路的CMOS驅(qū)動器CC40107，可驅(qū)動10個74系列負載門,如圖2.6.2（b）所示。（4）采用分立元件驅(qū)動電路作為4000系列CMOS電路和74系列電路的跨接電路，使電流放大，從而驅(qū)動TTL負載門，其電路如圖2.6.2（c）所示。2.6工程應(yīng)用的技術(shù)問題2.CMOS系列驅(qū)動TTL系列第六十五頁，共79頁。圖2.6.2CMOS門驅(qū)動TTL門2.6工程應(yīng)用的技術(shù)問題第六十六頁，共79頁。電氣系統(tǒng)有的器件所需的工作電壓和工作電流比較大，即使微型繼電器的驅(qū)動電流也會在10mA以上。這些電氣元件要正常工作，需要提供較大驅(qū)動電流和電壓，就要放大電流或電壓以提高帶負載能力。負載電流較?。喝缥⑿屠^電器，可以將兩個反相器并聯(lián)作為驅(qū)動電路。負載電流較大：需要在集成電路或系統(tǒng)的輸出端與負載之間接入一個功率驅(qū)動器件，可直接用于驅(qū)動機電系統(tǒng)。2.6工程應(yīng)用的技術(shù)問題1.驅(qū)動大電流負載2.6.2具有負載的接口電路第六十七頁，共79頁。設(shè)LED的工作電流為ID、LED的正向壓降為UD。限流電阻R可以按以下公式選擇。對于圖2.6.3（a），門電路輸出高電平時，限流電阻的選擇應(yīng)滿足如下關(guān)系式對于圖2.6.3（b），門電路輸出低電平時，限流電阻的選擇應(yīng)滿足如下關(guān)系式2.6工程應(yīng)用的技術(shù)問題2.驅(qū)動LED負載第六十八頁，共79頁。圖2.6.3門電路驅(qū)動發(fā)光二極管電路2.6工程應(yīng)用的技術(shù)問題第六十九頁，共79頁。1.增加輸入保護電路6.安裝技術(shù)5.接地技術(shù)2.增加功率輸出緩沖電路3.增加去耦合濾波電容4.電源或地與不用輸入端串接電阻2.6工程應(yīng)用的技術(shù)問題2.6.3數(shù)字電路的抗干擾方法第七十頁，共79頁。（1）具有推拉輸出結(jié)構(gòu)的TTL門電路的輸出端不能直接并聯(lián)使用，輸出端也不允許直接接電源UCC或直接接地，電源與輸出端可接一個上拉負載電阻R。（2）多種電源供電時，先接入低電壓，再加上較高的電壓，然后再輸入信號。關(guān)斷電源之前，應(yīng)先去掉輸入信號。若信號源與電路板使用兩組電源供電，開機時應(yīng)先接通電路板電源，再接通信號源，關(guān)機時先斷開信號源后斷開電路電源。2.6工程應(yīng)用的技術(shù)問題2.6.4數(shù)字電路使用注意事項第七十一頁，共79頁。（3）門與門之間的導(dǎo)線應(yīng)盡可能短，過長會造成信號的畸變。當多路并行傳輸信號時，信號線間要有一定的距離或中間加地線進行屏蔽。否則，相鄰平行線可能由于電磁耦合而互相干擾。（4）CMOS器件在使用、儲藏、運輸、高溫老化過程中，需屏蔽于接觸良好的金屬屏蔽盒內(nèi)或用金屬鋁箔紙包裝，防止靜電感應(yīng)擊穿柵極，燒毀場效應(yīng)晶體管。（5）所有測試儀器，外殼必須有良好的接地。進行電路故障處理時，應(yīng)將CMOS電路的輸入端與前級輸出端脫開。也可用50~100kΩ的電阻將輸入端與地或電源相連。2.6工程應(yīng)用的技術(shù)問題第七十二頁，共79頁。結(jié)構(gòu)體的內(nèi)部語句的執(zhí)行或發(fā)生不按規(guī)定語句的次序，執(zhí)行的次序僅由對語句中的敏感信號發(fā)生的事件決定，產(chǎn)生其并發(fā)性。一般語言中，每個賦值語句按源文件規(guī)定的順序執(zhí)行。結(jié)構(gòu)體中最常見并行信號賦值語句的一般格式如下。<對象><=<表達式>2