第五章數模(DA)與模數(AD)轉換

第五章數模(DA)與模數(AD)轉換第一頁，共53頁。6.1概述

數字系統(tǒng)已廣泛地應用于我們生活的各種領域，如現代的各種測量系統(tǒng)、工農業(yè)生產過程的控制、交通管理、商業(yè)部門的管理、原子反應堆的控制、導航、飛行穩(wěn)定性的控制以及軍事指揮系統(tǒng)等。數字系統(tǒng)只能對輸入的數字信號進行處理，其輸出亦為數字量。而我們在實際中碰到的各種變量如壓力、溫度、速度、流量，天線轉軸的轉角、仰角等等，大都是連續(xù)變化的模擬量。要實現數字系統(tǒng)對各種自然物理量的檢測、運算和控制，在工程上可以通過傳感器、換能器將這些連續(xù)變化的物理量變成與之相應的電壓、電流或頻率等電模擬量，再通過模擬量與數字量之間的相互轉換，即把模擬量轉換為數字量，以適應數字系統(tǒng)的工作，數字系統(tǒng)輸出的數字量亦需要轉換為模擬量才便于運用。返回主菜單第二頁，共53頁。我們把模擬量轉換為數字量的過程稱為模擬—數字轉換，把完成這種轉換的裝置稱為模擬—數字轉換器(AnalogtoDigitalConverter)，簡稱為模／數轉換器或ADC。把數字量轉換為模擬量的過程稱為數字—模擬轉換，把完成這種轉換的裝置稱為數字—模擬轉換器(DigitaltoAnalogConverter)，簡稱為數／模轉換器或DAC。第三頁，共53頁。ADC及DAC在控制系統(tǒng)中的作用如圖6.1所示圖6.1數字控制系統(tǒng)圖中，模擬傳感器的輸入為各種自然物理變量，輸出為模擬電壓或電流。這些模擬電壓或電流作為ADC的輸入，ADC的輸出為二進制數字量，經數字系統(tǒng)傳輸和處理后，輸出仍為數字量，再經DAC變換為模擬量送列模擬控制器實現對各種物理變量的控制。

第四頁，共53頁。6.2數/模轉換器6.2.1數/模轉換的基本原理6.2.2

常用的數/模轉換返回主菜單第五頁，共53頁。

6.2.1數/模轉換的基本原理圖6.2所示為DAC原理框圖，D表示送入DAC的數字信息，參考量(基準量)用R表示，輸出的模擬信息(電壓或電流)，用A表示。其傳遞函數為:A=RD圖6.2DAC原理框圖輸入的數字信息可以用任何一種編碼形式來代表正的、負的、或者有正有負的量。

返回第六頁，共53頁。圖6.3所示是輸入為三位二進制碼的DAC的轉換特性。圖6.3三位二進制碼的DAC轉換特性第七頁，共53頁。輸入數字信息的最高位(MSB)前面有一符號位，符號位為l表示負值，為0表示正值。三位數字信號對應的模擬量輸出有23-1=7個不同的階梯等級，n位則有(2n-1)個階梯等級。數字信息位數確定以后，每個階梯等級所具有的實際模擬量數值由參考量R確定。還可以看出，當滿量程確定之后，輸入數字信息的位數愈多，輸出模擬量的階梯間隔愈小，我們就說轉換器的分辨力愈高。通常數字信號不超過十六位，則最高分辨力不超過輸出滿度值的(216-1)分之一。如有一個DAC，其滿度輸出為10伏，當輸入二進制數字為十六位時，對應于最低位(LSB)的電壓為10V/216-1=152微伏，通常即稱其分辨力為152微伏。第八頁，共53頁。DAC的精度主要與變換器中所用元件精度及穩(wěn)定性、電路中的噪聲及漏電等因素有關。精度是關于實際輸出量與理論輸出量接近到什么程度的一個量度。例如，在某公特定輸入下的理論輸出電壓值應當是10伏，對于精度為±1％的轉換器來說，其實際輸出電壓可能是9.9與10.1伏之間的某個值。

轉換器的分辨力和精度應協(xié)調一致。也就是說，對于一個高分辨力的轉換器必須有較高的精度；同樣，對于高精度的轉換器，其分辨力也應做得較高。

返回第九頁，共53頁。6.2.2常用的數/模轉換

一、權電阻D／A轉換器圖6.4的電路是最簡單的數模轉換器電路，它用了一個具有加權電阻網絡的加法器，n個雙向模擬開關Sn-1～S0受輸入數字信號(Dn-1、Dn-2、…、D1、D0)的控制，由于各電阻按2的倍數逐次加權，因而產生二進制加權的電流，運算放大器把各個電流相加，并轉變?yōu)殡妷?。該電路的特點是：當電阻的比值不理想時，會產生誤差，需要寬范圍的電阻值，不適用于集成電路制造技術。

返回第十頁，共53頁。圖6.4權電阻D／A轉換器返回1返回2返回3第十一頁，共53頁。根據圖6.4我們不難得出：此時對應的輸出電壓為：(6-2-1)若取，則有：(6-2-2)上式表明輸出模擬電壓與輸入數字量成正比，即實現了數字到模擬的轉換。

第十二頁，共53頁。例6.1

在圖6.4所示電路中，若VREF=-10V，RF=R/2，試求輸入八位二進制數D=10000000時的輸出模擬電壓值。解：因為D=10000000，所以只有D7位為1，其余各位均為0，又RF=R/2，則有：=5（V）第十三頁，共53頁。二、R-2R梯形網絡的D/A轉換器R-2R梯形網絡如圖6.5所示。這種網絡僅需二種規(guī)格電阻(R、2R)，避免了寬范圍的電阻問題，特別適用于用集成電路來實現，一般R是在幾kΩ至10kΩ之間。從最高位到最低位，每一位在輸出中占的比例是逐位減半，它的優(yōu)點是電阻比率簡單。

第十四頁，共53頁。圖6.5R-2R梯形網絡的D/A轉換器

返回1返回2第十五頁，共53頁。同樣，根據圖6.5可得:(6-2-3)若取，則有：(6-2-4)例6.2

設有一個四位梯形網絡的D/A轉換器，其中VREF=-10V，RF=3R，D=0101，試求此時的模擬輸出電壓。解：據可得：=3.125(V)第十六頁，共53頁。大多數新的集成電路設計用的是倒置R-2R梯形網絡，如圖6.6所示。這種倒置R-2R網絡在性能和制造上有幾個特點：(1)電阻梯形網絡本身總是運行在相同偏壓下，而開關只是將電流轉向地或通過放大器的虛地轉向輸出(不產生寄生性電容充放電)，這樣就實現了高速。(2)開關上只有一個很小的恒定電壓降，簡化了電路設計，工作穩(wěn)定，不會發(fā)熱。(3)只要兩種數值的電阻，便于集成。第十七頁，共53頁。圖6.6倒置R-2R網絡D/A轉換器返回1返回2第十八頁，共53頁。根據圖6.6我們可求得其輸出電壓為:(6-2-5)當RF=R時有:(6-2-6)倒置R-2R梯形網絡能擴展到16位D/A轉換器，但它需要非常嚴格的電阻匹配和統(tǒng)調以保證單調性。返回1返回2第十九頁，共53頁。6.3模/數轉換器6.3.1模/數轉換的基本原理6.3.2常用的模/數轉換返回主菜單第二十頁，共53頁。6.3.1模/數轉換的基本原理圖6.7所示為ADC原理框圖，ADC與DAC的過程相反，ADC輸入量為模擬信號A及參考量R，輸出量為數字信號D．三者之間的關系可用其傳遞函數式為：式中恒等號與括號的意義是：在ADC所允許的信號范圍內，D最接近A/R之值。圖6.7ADC原理框圖返回第二十一頁，共53頁。模/數轉換一般要經過取樣、保持、量化和編碼四個步驟。一、取樣—保持過程：所謂取樣，是對一個時間上和量值上連續(xù)變化的模擬量按一定的時間間隔抽取樣值。因此所謂將模擬信號轉換為數字信號，實際上只能將模擬信號的有限個取樣值(即離散的模擬量)轉換為數字信號。同時，為了保證轉換的確定性，在轉換過程中取樣值應保持不變，這就是保持過程。第二十二頁，共53頁。二、量化和編碼量化過程是一種非線性過程，它是將幅度連續(xù)變化的輸入信號變換成一組幅度不連續(xù)的輸出信號，即數字量。因取樣—保持電路輸出的信號本質上仍然是模擬信號，若用一單位量去測量它并取其整數，對于不足一個測量單位的剩余部分采取近似處理，然后將測得的數值用一個二進制代碼表示，這就是從模擬到數字的轉換過程。一般把取整量的過程叫做量化，量化過程產生的誤差稱為量化誤差；把用代碼表示量化電壓的過程稱為編碼。圖6.8所示為一個三位模數轉換器的理想轉換曲線，水平軸上標度為模擬電壓，垂直軸上的標度是相應于這些輸入電壓的數字輸出。

第二十三頁，共53頁。圖6.8三位模/數轉換器的理想轉換曲線返回第二十四頁，共53頁。應注意，一個給定的數字輸出對應于一個小范圍的信號輸入，而不是只對應一個點有效，這個范圍就是代碼的“寬度”。為了得到理想性能，每個代碼的寬度(極值處除外)，應該為一個LSB寬，當寬度在3/2*LSB到1/2*LSB之間變化時，其性能一般是允許的。如果一個代碼的寬度變窄到使其消失的程度，則此模數轉換器將不會輸出那個代碼，即形成“失碼”，這是不容許的。返回第二十五頁，共53頁。6.3.2常用的模/數轉換

一、逐次逼近比較型A/D轉換器圖6.9所示為逐次逼近比較型A/D轉換器的邏輯圖，被測電壓根據指令首先與最大的一個基準碼開始按2-1UR→2-2UR→…→2-nUR的規(guī)律逐次比較，比較時，若已知基準電壓大于被測電壓則該位置“0”；反之該位置“1”,直到逼近被測電壓。返回第二十六頁，共53頁。圖6.9逐次逼近比較型A/D轉換器邏輯圖返回1返回2第二十七頁，共53頁。為了簡化分析，下面我們以一個四位逐次逼近比較型A／D轉換為例，說明圖6.9電路完成一次A／D轉換的全部比較過程。

例5.3設被測電壓Ux＝3.50V，基準電壓滿度值UREF=5V。

1．A／D轉換開始，第一個時鐘脈沖使SAR的最高位(MSB)，即2-1位置于“1”，SAR輸出一個基準碼(1000)2，經D／A轉換輸出基準電壓UR=2-1×UREF=2.500V，加到比較器與被測電壓Ux進行比較，由于UR<Ux，比較器輸出高電平，SAR的2-1位將保留在“1”(即加碼)。第二十八頁，共53頁。2.第二個時鐘脈沖到來時，其下一位(2-2)被置于“1”，SAR輸出為(1100)2，經D／A轉換輸出電壓UR=（2-1+2-2）×UREF=3.750V，與Ux進行比較，這一次UR>Ux，比較器輸出低電平，SAR的2-2位將回到“0”(即去碼)。SAR輸出仍為(1000)2。3.第三個時鐘脈沖來到時，SAR的2-3位被置于“1”，這時SAR輸出為(1010)2，經D／A轉換輸出電壓UR=（2-1+0+2-3）×UREF=3.125V，與Ux比較后，又出現UR<Ux，比較器又輸出高電平，SAR的2-3位將保留在“1”。4.第四個時鐘脈沖把SAR的2-4位置于“1”，SAR輸出為(1011)2，經D／A轉換器得UR=（2-1+0+2-3+2-4）×UREF3.438V，UR<Ux，所以SAR的最低位(LSB)也保留在“1”。第二十九頁，共53頁。經過以上4次比較之后，SAR的輸出為(1011)2，這就是最終得到的3.438V模擬電壓被轉換成的數字量。把這個數字量送經譯碼器，最后以十進制數顯示出被測結果。由于D／A轉換器輸出的基準電壓是量化的，因此顯示的結果為3.438V，即偏低0.062V。逐次逼近比較式DVM的準確度是由基準電壓、D/A轉換器及比較器的準確度和穩(wěn)定度所決定。轉換時間是由時鐘脈沖頻率和輸出數碼的位數決定；若鐘頻為100kHz(周期為10μs)，輸出數碼為四位時，轉換所需時間為40μs?？梢娖錅y量速度是比較快的，每秒可達數千次。但對混入被測電壓中的干擾抑制能力較差。第三十頁，共53頁。二、雙積分型A/D轉換器雙積分型A/D轉換器的邏輯圖如圖6.10所示。A／D轉換器實現轉換的全過程，是在控制電路控制下，按如圖6.11所示的三個階段進行的。

第三十一頁，共53頁。圖6.10雙積分型A/D轉換器邏輯圖返回第三十二頁，共53頁。圖6.11雙積分式A／D轉換器工作波形返回第三十三頁，共53頁。(1)準備階段(t0～t1)

邏輯控制電路控制電子開關，首先使A輸入端接地，積分器輸入電壓為零，輸出也為零。同時計數器復零，整個電路處于初始狀態(tài)。第三十四頁，共53頁。(2)采樣階段(t1～t2)

在t1時刻，A端與地斷開，接入被測電壓，于是積分器對被測電壓Ux進行正向積分。當被測電壓為負值時，積分器輸出電壓線性上升，向時邏輯控制電路使閘門打開，時鐘脈沖通過閘門計數。到t2時刻計數器記滿，獲得固定時間T1=t2-t1。在t2時刻，積分器輸出電壓為：當Ux為直流時：第三十五頁，共53頁。(3)比較階段(t2～t3)

當采樣階段結束時，A端與Ux斷開，而接入與被測電壓極性相反的比較電壓VREF，積分器開始反向積分，同時在t2時刻計數器清零后，重新開始計數。到t3時刻，積分器輸出電壓已從Uom線性下降到零，比較器輸出一個控制信號經控制電路使A端與VREF斷開，又與地端接通，完成一次轉換。

第三十六頁，共53頁。比較階段所用時間為T2=t3-t2，所以在t3時刻：又因為、，則有：(6-3-1)當Ux為直流時：(6-3-2)第三十七頁，共53頁。因為VREF和T2都為常數，所以T2與被測電壓成正比，在T2時間計的脈沖個數N2也與被測電壓成正比，從而完成了模擬電壓／數字的轉換。如果參數選擇合適，可以實現顯示的脈沖個數N2就代表被測電壓值。雙積分式DVM的準確度主要取決于比較基準電壓的準確度和穩(wěn)定度，而與積分參數RC無關，即不必精選元件，就能保證儀表的準確度，這是雙積分式DVM的一個重要特點。雙積分式DVM對串入的對稱性交變干擾有很強的抑制能力；缺點是轉換速度慢。

返回第三十八頁，共53頁。6.4集成D/A和A/D轉換器6.4.1集成D/A轉換器6.4.2集成A/D轉換器

返回主菜單第三十九頁，共53頁。6.4.1集成D/A轉換器國產AD754lD／A轉換器的電路原理圖如圖6.12所示，它采用倒置R-2R梯形電阻網絡和CMOS模擬開關，輸入為12位二進碼，其中RF=R=10KΩ。返回第四十頁，共53頁。圖6.12AD7541的電路原理圖返回第四十一頁，共53頁。該轉換器不包含運算放大器，所以需要與一個外鞍的運算放大器相配才能構成，完整的D／A轉換器，它們的連接方法如圖6.13所示。AD741是運算放大器，其輸出幅度大于±10V，R1為倒置R-2R梯形網絡的補償電阻，借以調節(jié)電阻網絡的輸出電流，R2是反饋電阻RF的補償電阻，用于補償RF阻值的偏差。第四十二頁，共53頁。圖6.13AD7541與AD741的連接圖返回1返回2第四十三頁，共53頁。設圖6.13所示D／A轉換器取Vc=+15V，VREF=+10V，則輸入一個12位碼，可以求出相應的輸出電壓值，根據公式(6-2-5)可求得12位碼倒置R-2R梯形電流D／A轉換器的輸出電壓為：若12位碼為111111111111，即可得滿度輸出電壓為:同理可計算出12位碼為其它組合時的輸出電壓UO。返回第四十四頁，共53頁。6.4.2集成A/D轉換器

國產AD571雙極型單片集成A／D轉換器電路框圖如圖6.14所示，它由五部分構成:

1.十位電流輸出D／A轉換器2.十位逐次漸近寄存器及內部時鐘發(fā)生器3.三態(tài)輸出緩沖器4.比較器5.帶有溫度補償的齊納二極管參考電源以及D／A轉換的控制電路。返回第四十五頁，共53頁。圖6.14國產AD571雙極型單片集成A／D轉換器電路框圖返回第四十六頁，共53頁。AD571雙極型單片集成A／D轉換器采用逐次比較型ADC的工作原理，具有10位二進碼并行輸出端，其分解度為10位。第四十七頁，共53頁。電路的轉換過程與前面介紹的逐次比較型ADC一樣，轉換開始前，逐次漸近寄存器先清“0”，轉換開始以后，時鐘信號首先將它的最高有效位置“1”，輸出為10…0，這組數碼送到DAC轉換成相應的模擬電壓，然后與送到比較器的模擬輸入電壓Ui比較，其輸出送到寄存器去決定最高位是清除還是保留，然后再按同樣方法將寄存器的次高位置“1”，并經過比較之后確定這個“1”是否應保留，這樣逐位比較直到最低位為止，比較完畢后，寄存器的狀態(tài)由三態(tài)緩沖器輸出，這樣