存儲(chǔ)器及其與的接口

存儲(chǔ)器及其與的接口第1頁(yè)，共39頁(yè)，2023年，2月20日，星期一本章學(xué)習(xí)目標(biāo)掌握各種半導(dǎo)體存儲(chǔ)器芯片的外部特性。掌握常用半導(dǎo)體存儲(chǔ)器芯片與總線(xiàn)的連接。了解高速緩沖存儲(chǔ)器的基本工作原理。了解存儲(chǔ)器分類(lèi)及常用性能指標(biāo)。第2頁(yè)，共39頁(yè)，2023年，2月20日，星期一3.1半導(dǎo)體存儲(chǔ)器的分類(lèi)半導(dǎo)體存儲(chǔ)器可分為只讀存儲(chǔ)器（ROM）和隨機(jī)存取存儲(chǔ)器（RAM）兩大類(lèi)。ROM是一種非易失性存儲(chǔ)器，其特點(diǎn)是信息一旦寫(xiě)入，就固定不變，掉電后，信息也不會(huì)丟失。RAM是一種易失性存儲(chǔ)器，其特點(diǎn)是在使用過(guò)程中，信息可以隨機(jī)寫(xiě)入或讀出，使用靈活，但信息不能永久保存，一旦掉電，信息就會(huì)自動(dòng)丟失。第3頁(yè)，共39頁(yè)，2023年，2月20日，星期一（1）ROM的類(lèi)型①掩膜ROM掩膜ROM存儲(chǔ)的信息是由生產(chǎn)廠(chǎng)家根據(jù)用戶(hù)的要求，在生產(chǎn)過(guò)程中采用掩膜工藝一次性直接寫(xiě)入的。掩膜ROM一旦制成后，其內(nèi)容不能再改寫(xiě)，因此它只適合于存儲(chǔ)永久性保存的程序和數(shù)據(jù)。第4頁(yè)，共39頁(yè)，2023年，2月20日，星期一②PROMPROM為一次編程ROM。它的編程邏輯器件靠存儲(chǔ)單元中熔絲的斷開(kāi)與接通來(lái)表示存儲(chǔ)的信息：當(dāng)熔絲被燒斷時(shí)，表示信息“0”；當(dāng)熔絲接通時(shí)，表示信息“1”。由于存儲(chǔ)單元的熔絲一旦被燒斷就不能恢復(fù)，因此PROM存儲(chǔ)的信息只能寫(xiě)入一次，不能擦除和改寫(xiě)。第5頁(yè)，共39頁(yè)，2023年，2月20日，星期一③EPROMEPROM是一種紫外線(xiàn)可擦除可編程ROM。寫(xiě)入信息是在專(zhuān)用編程器上實(shí)現(xiàn)的，具有能多次改寫(xiě)的功能。EPROM芯片的上方有一個(gè)石英玻璃窗口，當(dāng)需要改寫(xiě)時(shí)，將它放在紫外線(xiàn)燈光下照射約15～20分鐘便可擦除信息，使所有的擦除單元恢復(fù)到初始狀態(tài)“1”，又可以編程寫(xiě)入新的內(nèi)容。由于EPROM在紫外線(xiàn)照射下信息易丟失，故在使用時(shí)應(yīng)在玻璃窗口處用不透明的紙封嚴(yán)，以免信息丟失。第6頁(yè)，共39頁(yè)，2023年，2月20日，星期一④EEPROMEEPROM是一種電可擦除可編程ROM。它是一種在線(xiàn)（或稱(chēng)在系統(tǒng)，即不用拔下來(lái)）可擦除可編程只讀存儲(chǔ)器。它能像RAM那樣隨機(jī)地進(jìn)行改寫(xiě)，又能像ROM那樣在掉電的情況下使所保存的信息不丟失，即E2PROM兼有RAM和ROM的雙重功能特點(diǎn)。又因?yàn)樗母膶?xiě)不需要使用專(zhuān)用編程設(shè)備，只需在指定的引腳加上合適的電壓（如＋5V）即可進(jìn)行在線(xiàn)擦除和改寫(xiě)，使用起來(lái)更加方便靈活。第7頁(yè)，共39頁(yè)，2023年，2月20日，星期一⑤閃速存儲(chǔ)器閃速存儲(chǔ)器（flashmemory），簡(jiǎn)稱(chēng)Flash或閃存。它與EEPROM類(lèi)似，也是一種電擦寫(xiě)型ROM。與EEPROM的主要區(qū)別是：EEPROM是按字節(jié)擦寫(xiě)，速度慢；而閃存是按塊擦寫(xiě)，速度快，一般在65～170ns之間。Flash芯片從結(jié)構(gòu)上分為串行傳輸和并行傳輸兩大類(lèi)：串行Flash能節(jié)約空間和成本，但存儲(chǔ)容量小，速度慢；而并行Flash存儲(chǔ)容量大，速度快。第8頁(yè)，共39頁(yè)，2023年，2月20日，星期一（2）RAM的類(lèi)型①SRAMSRAM是一種靜態(tài)隨機(jī)存儲(chǔ)器。它的存儲(chǔ)電路由MOS管觸發(fā)器構(gòu)成，用觸發(fā)器的導(dǎo)通和截止?fàn)顟B(tài)來(lái)表示信息“0”或“1”。其特點(diǎn)是速度快，工作穩(wěn)定，且不需要刷新電路，使用方便靈活，但由于它所用MOS管較多，致使集成度低，功耗較大，成本也高。第9頁(yè)，共39頁(yè)，2023年，2月20日，星期一②DRAMDRAM是一種動(dòng)態(tài)隨機(jī)存儲(chǔ)器。它的存儲(chǔ)電路是利用MOS管的柵極分布電容的充放電來(lái)保存信息，充電后表示“1”，放電后表示“0”。其特點(diǎn)是集成度高，功耗低，價(jià)格便宜，但由于電容存在漏電現(xiàn)象，電容電荷會(huì)因?yàn)槁╇姸饾u丟失，因此必須定時(shí)對(duì)DRAM進(jìn)行充電（稱(chēng)為刷新）。第10頁(yè)，共39頁(yè)，2023年，2月20日，星期一③NVRAMNVRAM是一種非易失性隨機(jī)存儲(chǔ)器。它的存儲(chǔ)電路由SRAM和EEPROM共同構(gòu)成，在正常運(yùn)行時(shí)和SRAM的功能相同，既可以隨時(shí)寫(xiě)入，又可以隨時(shí)讀出。但在掉電或電源發(fā)生故障的瞬間，它可以立即把SRAM中的信息保存到EEPROM中，使信息得到自動(dòng)保護(hù)。第11頁(yè)，共39頁(yè)，2023年，2月20日，星期一微型計(jì)算機(jī)中半導(dǎo)體存儲(chǔ)器的分類(lèi)如圖：第12頁(yè)，共39頁(yè)，2023年，2月20日，星期一3.2半導(dǎo)體存儲(chǔ)器的性能指標(biāo)1．存儲(chǔ)容量存儲(chǔ)容量是指存儲(chǔ)器所能容納二進(jìn)制信息的總量。一位二進(jìn)制數(shù)為最小單位（bit），8位二進(jìn)制數(shù)為一個(gè)字節(jié)（Byte），單位用B表示。由于微機(jī)中都是按字節(jié)編址的，因此字節(jié)（B）是存儲(chǔ)器容量的基本單位。存儲(chǔ)器容量常用的單位還有KB,MB,GB和TB。第13頁(yè)，共39頁(yè)，2023年，2月20日，星期一2．存取速度存取速度通常用存取時(shí)間來(lái)衡量。存取時(shí)間又稱(chēng)為訪(fǎng)問(wèn)時(shí)間或讀/寫(xiě)時(shí)間，它是指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間。內(nèi)存的存取時(shí)間通常用ns（納秒）表示。第14頁(yè)，共39頁(yè)，2023年，2月20日，星期一3．可靠性可靠性是指在規(guī)定的時(shí)間內(nèi)，存儲(chǔ)器無(wú)故障讀/寫(xiě)的概率。通常用平均無(wú)故障時(shí)間MTBF來(lái)衡量可靠性。MTBF可以理解為兩次故障之間的平均時(shí)間間隔，越長(zhǎng)說(shuō)明存儲(chǔ)器的性能越好。4．功耗功耗反映存儲(chǔ)器件耗電的多少，同時(shí)也反映了其發(fā)熱的程度。功耗越小，存儲(chǔ)器件的工作穩(wěn)定性越好。大多數(shù)半導(dǎo)體存儲(chǔ)器的維持功耗小于工作功耗。第15頁(yè)，共39頁(yè)，2023年，2月20日，星期一3.3只讀存儲(chǔ)器ROM1.EPROM芯片EPROM芯片有多種型號(hào)，市場(chǎng)上常見(jiàn)的Intel公司的產(chǎn)品有：2716容量為2K×8bit2732容量為4K×8bit2764容量為8K×8bit27128容量為16K×8bit27256容量為32K×8bit27512容量為64K×8bit第16頁(yè)，共39頁(yè)，2023年，2月20日，星期一第17頁(yè)，共39頁(yè)，2023年，2月20日，星期一2764引腳定義：A0~A11/A12為地址線(xiàn)信號(hào)D0~D7為數(shù)據(jù)線(xiàn)信號(hào)OE為允許數(shù)據(jù)輸出選通信號(hào)，低電平有效。CE為片選信號(hào)，低電平有效。該信號(hào)有效時(shí)，芯片工作；否則，不工作。VPP、PGM分別為編程電壓、編程脈沖信號(hào)。VCC、GND分別為工作電壓（5V）、工作地（0V）。NC未用引腳，為懸浮態(tài)。第18頁(yè)，共39頁(yè)，2023年，2月20日，星期一2764工作方式：讀方式：這是EPROM的主要工作方式。此時(shí)，VCC=VPP，CE=0，OE=0。數(shù)據(jù)線(xiàn)為輸出。維持方式（未選中）：此時(shí)，CE=1，VCC=VPP，OE任意，EPROM數(shù)據(jù)線(xiàn)為高阻態(tài)。編程方式（寫(xiě)入方式）：VPP加規(guī)定電壓，CE=OE=1，EPROM數(shù)據(jù)線(xiàn)為輸入。編程校驗(yàn)方式：VPP加規(guī)定電壓，CE=0，OE=0，數(shù)據(jù)線(xiàn)為輸出。此時(shí)，雖然也是讀出，但這時(shí)是為檢查寫(xiě)入的是否正確而讀出。編程禁止方式：VPP加規(guī)定電壓，CE=0，OE=1，EPROM數(shù)據(jù)線(xiàn)為高阻態(tài)。第19頁(yè)，共39頁(yè)，2023年，2月20日，星期一3.4隨機(jī)存取存儲(chǔ)器RAM

1.靜態(tài)隨機(jī)存取存儲(chǔ)器Intel6264芯片第20頁(yè)，共39頁(yè)，2023年，2月20日，星期一Intel6264的特性及引腳信號(hào)：A12～A0：地址線(xiàn)，可尋址8KB的存儲(chǔ)空間。D7～D0：數(shù)據(jù)線(xiàn)，雙向，三態(tài)。/OE：讀出允許信號(hào)，輸入，低電平有效。/WE：寫(xiě)允許信號(hào)，輸入，低電平有效。/CE1：片選信號(hào)1，輸入，在讀/寫(xiě)方式時(shí)為低電平。CE2：片選信號(hào)2，輸入，在讀/寫(xiě)方式時(shí)為高電平。VCC：+5V工作電壓。GND：信號(hào)地。第21頁(yè)，共39頁(yè)，2023年，2月20日，星期一Intel6264的操作方式第22頁(yè)，共39頁(yè)，2023年，2月20日，星期一2.動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器2164A的引腳信號(hào)第23頁(yè)，共39頁(yè)，2023年，2月20日，星期一A7～A0：地址線(xiàn)。DIN：數(shù)據(jù)輸入線(xiàn)。DOUT：數(shù)據(jù)輸出線(xiàn)。/RAS：行地址選通信號(hào)，輸入，低電平有效。/CAS：列地址選通信號(hào)，輸入，低電平有效。VCC：＋5V電源。VSS：信號(hào)地。

第24頁(yè)，共39頁(yè)，2023年，2月20日，星期一3.5存儲(chǔ)器組織存儲(chǔ)器芯片能夠存放的位的總數(shù)等于單元數(shù)乘以每單元的數(shù)據(jù)位數(shù)。歸納為：存儲(chǔ)器芯片包含2x個(gè)單元，其中x是地址引腳的數(shù)量。各個(gè)單元包含y位，其中y是該芯片數(shù)據(jù)引腳的數(shù)量。整個(gè)芯片包含2x×y位。第25頁(yè)，共39頁(yè)，2023年，2月20日，星期一例1給定的存儲(chǔ)器芯片具有12個(gè)地址引腳，4個(gè)數(shù)據(jù)引腳，試求得：（a）它的組織（b）它的容量解：（a）此存儲(chǔ)器芯片具有4096個(gè)單元（212=4096）。每個(gè)單元持有4位數(shù)據(jù)。給出的組織是4096×4，通常表示為4K×4

（b）容量為16Kb，因?yàn)榭偣?K單元，每單元持有4位數(shù)據(jù)。第26頁(yè)，共39頁(yè)，2023年，2月20日，星期一例2若512K存儲(chǔ)器芯片具有8個(gè)引腳用于數(shù)據(jù)。試求得：（a）它的組織（b）該存儲(chǔ)器芯片的地址引腳數(shù)解：（a）此存儲(chǔ)器芯片具有8個(gè)數(shù)據(jù)引腳，這表明芯片每單元持有8位數(shù)據(jù)。將容量除以引腳數(shù)，可求得該存儲(chǔ)器芯片內(nèi)的單元數(shù)，即512K/8=64K，因此，該存儲(chǔ)器芯片的組織是64K×8

（b）此芯片具有16個(gè)地址引腳，因?yàn)?16=64K第27頁(yè)，共39頁(yè)，2023年，2月20日，星期一例3對(duì)于如下各個(gè)存儲(chǔ)器芯片，討論分配給地址的引腳數(shù)目。（a）16K×4DRAM（b）16K×4SRAM解：214=16K

（a）對(duì)于DRAM，有7個(gè)地址引腳（A0-A6），以及RAS和CAS2個(gè)引腳。（b）對(duì)于SRAM，有14個(gè)地址引腳。

2種情況下，都有4個(gè)引腳作為數(shù)據(jù)總線(xiàn)。第28頁(yè)，共39頁(yè)，2023年，2月20日，星期一3.6存儲(chǔ)器的擴(kuò)展1．位擴(kuò)展位擴(kuò)展是指增加存儲(chǔ)字長(zhǎng)。位擴(kuò)展可利用芯片地址并聯(lián)的方式實(shí)現(xiàn)，即將各芯片的數(shù)據(jù)線(xiàn)分別接到數(shù)據(jù)總線(xiàn)的各位，而各芯片的地址線(xiàn)、讀/寫(xiě)信號(hào)線(xiàn)和片選信號(hào)線(xiàn)對(duì)應(yīng)地并聯(lián)在一起。第29頁(yè)，共39頁(yè)，2023年，2月20日，星期一例4用兩片1K×4b的SRAM芯片2114，組成1K×8b的存儲(chǔ)器。第30頁(yè)，共39頁(yè)，2023年，2月20日，星期一兩片2114的地址線(xiàn)和各控制線(xiàn)分別并聯(lián)在一起，而其中1#芯片的數(shù)據(jù)線(xiàn)接數(shù)據(jù)總線(xiàn)的低4位，2#芯片的數(shù)據(jù)線(xiàn)接數(shù)據(jù)總線(xiàn)的高4位。第31頁(yè)，共39頁(yè)，2023年，2月20日，星期一硬件連接之后便可確定存儲(chǔ)單元的地址，即A9～A0的編碼狀態(tài)000H～3FFH就是1KB存儲(chǔ)單元的地址。第32頁(yè)，共39頁(yè)，2023年，2月20日，星期一2．字?jǐn)U展字?jǐn)U展是指增加存儲(chǔ)器字的數(shù)量，字?jǐn)U展可利用芯片地址串聯(lián)的方式實(shí)現(xiàn)。例5用兩片2K×8b的RAM芯片6116組成4K×8b的存儲(chǔ)器。第33頁(yè)，共39頁(yè)，2023年，2月20日，星期一兩片6116的片內(nèi)信號(hào)線(xiàn)A10～A0、D7～D0、/OE、/WE分別與系統(tǒng)的地址線(xiàn)A10～A0、數(shù)據(jù)線(xiàn)D7～D0和讀/寫(xiě)控制線(xiàn)/RD、/WR連接。1#芯片的片選信號(hào)線(xiàn)與A11連接，2#芯片的片選信號(hào)線(xiàn)與A11反相之后連接。第34頁(yè)，共39頁(yè)，2023年，2月20日，星期一1#芯片的地址范圍是000H～7FFH，2#芯片的地址范圍是800H～FFFH。第35頁(yè)，共39頁(yè)，2023年，2月20日，星期一3．字和位擴(kuò)展字和位擴(kuò)展是字?jǐn)U展和位擴(kuò)展的組合。例6用四片1K