DSP課后習(xí)題答案

...wd......wd......wd...第一章1．簡(jiǎn)述典型實(shí)時(shí)數(shù)字信號(hào)處理系統(tǒng)組成局部。 答：包括：抗混疊濾波器(Anti-aliasingfilter)、模數(shù)轉(zhuǎn)換器ADC〔Analog-to-DigitalConverter〕、數(shù)字信號(hào)處理、數(shù)模轉(zhuǎn)換器DAC〔Digital-to-AnalogConverter〕和抗鏡像濾波器(Anti-imagefilter)。2．簡(jiǎn)述X86處理器完成實(shí)時(shí)數(shù)字信號(hào)處理的優(yōu)缺點(diǎn)。 答：利用X86處理器完成實(shí)時(shí)數(shù)字信號(hào)處理。特點(diǎn)是處理器選擇范圍寬，主板及外設(shè)資源豐富，有多種操作系統(tǒng)可供選擇，開(kāi)發(fā)、調(diào)試較為方便；缺點(diǎn)是數(shù)字信號(hào)處理能力不強(qiáng)，硬件組成較為復(fù)雜，系統(tǒng)體積、重量較大，功耗較高，抗環(huán)境影響能力較弱。3．簡(jiǎn)述數(shù)字信號(hào)處理器的主要特點(diǎn)。答：〔1〕存儲(chǔ)器采用哈佛或者改良的哈佛構(gòu)造；〔2〕內(nèi)部采用了多級(jí)流水；〔3〕具有硬件乘法累加單元；〔4〕可以實(shí)現(xiàn)零開(kāi)銷循環(huán)；〔5〕采用了特殊的尋址方式；〔6〕高效的特殊指令；〔7〕具有豐富的片內(nèi)外設(shè)。4．給出存儲(chǔ)器的兩種主要構(gòu)造，并分析其區(qū)別。 答：存儲(chǔ)器構(gòu)造分為兩大類：馮·諾依曼構(gòu)造和哈佛構(gòu)造。馮·諾依曼構(gòu)造的特點(diǎn)是只有一個(gè)存儲(chǔ)器空間、一套地址總線和一套數(shù)據(jù)總線；指令、數(shù)據(jù)都存放在這個(gè)存儲(chǔ)器空間中，統(tǒng)一分配地址，所以處理器必須分時(shí)訪問(wèn)程序和數(shù)據(jù)空間。哈佛構(gòu)造程序存儲(chǔ)器空間和數(shù)據(jù)存儲(chǔ)器空間分開(kāi)，具有多套地址、數(shù)據(jù)總線，哈佛構(gòu)造是并行體系構(gòu)造，程序和數(shù)據(jù)存于不同的存儲(chǔ)器空間，每個(gè)存儲(chǔ)器空間獨(dú)立編址、獨(dú)立訪問(wèn)。5．簡(jiǎn)述選擇數(shù)字信號(hào)處理器所需要考慮的因素。 答：應(yīng)考慮運(yùn)算速度、算法格式和數(shù)據(jù)寬度、存儲(chǔ)器類型、功耗和開(kāi)發(fā)工具。6．給出數(shù)字信號(hào)處理器的運(yùn)算速度指標(biāo)，并給出其具體含義。答：常見(jiàn)的運(yùn)算速度指標(biāo)有如下幾種：指令周期：執(zhí)行一條指令所需的最短時(shí)間，數(shù)值等于主頻的倒數(shù)；指令周期通常以ns〔納秒〕為單位。例如，運(yùn)行在200MHz的TMS320VC5510的指令周期為5ns。MIPS：每秒百萬(wàn)條指令數(shù)。MOPS：每秒百萬(wàn)次操作數(shù)。MFLOPS：每秒百萬(wàn)次浮點(diǎn)操作數(shù)。BOPS：每秒十億次操作數(shù)。MAC時(shí)間：一次乘法累加操作花費(fèi)的時(shí)間。大局部DSP芯片可在一個(gè)指令周期內(nèi)完成MAC操作；FFT執(zhí)行時(shí)間：完成N點(diǎn)FFT所需的時(shí)間。FFT運(yùn)算是數(shù)字信號(hào)處理中的典型算法而且應(yīng)用很廣，因此該指標(biāo)常用于衡量DSP芯片的運(yùn)算能力。第二章1．TMS320C55xDSP有哪些特征和優(yōu)點(diǎn)〔表2-2〕答：一個(gè)32位x16位指令緩沖隊(duì)列：緩沖變長(zhǎng)指令并完成有效的塊重復(fù)操作；兩個(gè)17位x17位的乘法累加器：在一個(gè)單周期執(zhí)行雙乘法累加操作；一個(gè)40位算術(shù)邏輯單元(ALU)：實(shí)現(xiàn)高精度算術(shù)和邏輯操作；一個(gè)40位桶形移位存放器：能夠?qū)⒁粋€(gè)40位的計(jì)算結(jié)果最高向左移31位或向右移32位；一個(gè)16位算術(shù)邏輯單元(ALU)：對(duì)主ALU并行完成簡(jiǎn)單的算術(shù)操作；4個(gè)40位的累加器：保存計(jì)算結(jié)果，減少對(duì)存儲(chǔ)單元的訪問(wèn)；12條獨(dú)立總線，其中包括3條讀數(shù)據(jù)總線、2條寫數(shù)據(jù)總線、5條數(shù)據(jù)地址總線、1條讀程序總線、1條程序地址總線：為各種計(jì)算單元并行地提供將要處理的指令和操作數(shù)——利用C55x的并行機(jī)制的優(yōu)點(diǎn)；用戶可配置IDLE域：改良了低功耗電源管理的靈活性。2．TMS320C55xDSP的內(nèi)部構(gòu)造由哪幾局部組成〔圖2-1〕答：C55x有一條32位的程序數(shù)據(jù)總線〔PB〕，5條16位數(shù)據(jù)總線〔BB、CB、DB、EB、FB〕和1條24位的程序地址總線及5條23位的數(shù)據(jù)地址總線，這些總線分別與CPU相連。總線通過(guò)存儲(chǔ)器接口單元〔M〕與外部程序總線和數(shù)據(jù)總線相連，實(shí)現(xiàn)CPU對(duì)外部存儲(chǔ)器的訪問(wèn)；指令緩沖單元〔I〕、程序流程單元〔P〕、地址流程單元〔A〕和數(shù)據(jù)計(jì)算單元〔D〕；以及存儲(chǔ)器接口單元〔M〕。3．簡(jiǎn)述指令緩沖單元〔I〕、程序流程單元〔P〕、地址流程單元〔A〕和數(shù)據(jù)計(jì)算單元〔D〕的組成和功能答：C55x的指令緩沖單元由指令緩沖隊(duì)列IBQ〔InstructionBufferQueue〕和指令譯碼器組成。在每個(gè)CPU周期內(nèi)，I單元將從讀程序數(shù)據(jù)總線接收的4B程序代碼放入指令緩沖隊(duì)列，指令譯碼器從隊(duì)列中取6B程序代碼，根據(jù)指令的長(zhǎng)度可對(duì)8位、16位、24位、32位和48位的變長(zhǎng)指令進(jìn)展譯碼，然后把譯碼數(shù)據(jù)送入P單元、A單元和D單元去執(zhí)行。程序流程單元由程序地址產(chǎn)生電路和存放器組構(gòu)成。程序流程單元產(chǎn)生所有程序空間的地址，并控制指令的讀取順序。地址流程單元包括數(shù)據(jù)地址產(chǎn)生電路、算術(shù)邏輯電路和存放器組構(gòu)成。數(shù)據(jù)地址產(chǎn)生電路〔DAGEN〕能夠接收來(lái)自I單元的立即數(shù)和來(lái)自A單元的存放器產(chǎn)生讀取數(shù)據(jù)空間的地址。對(duì)于使用間接尋址模式的指令，由P單元向DAGEN說(shuō)明采用的尋址模式。數(shù)據(jù)計(jì)算單元由移位器、算術(shù)邏輯電路、乘法累加器和存放器組構(gòu)成。D單元包含了CPU的主要運(yùn)算部件。D單元移位器能夠接收來(lái)自I單元的立即數(shù)，能夠與存儲(chǔ)器、I/O空間、A單元存放器、D單元存放器和P單元存放器進(jìn)展雙向通信，此外，還可以向D單元的ALU和A單元的ALU提供移位后的數(shù)據(jù)。4．TMS320C55xDSP的流水線操作包括多少個(gè)階段每一階段完成什么操作答：兩個(gè)。第一階段是取流水線，即從內(nèi)存中取出32位的指令包，放入指令緩沖隊(duì)〔IBQ〕中，然后為流水線的第二階段提供48位的指令包。第二階段是指執(zhí)行流水線，這局部的功能是對(duì)指令進(jìn)展解碼，完成數(shù)據(jù)的存取和計(jì)算。5．TMS320C55xDSP有哪些片上外設(shè)答：兩個(gè)20位的定時(shí)器。一個(gè)看門狗定時(shí)器。6通道直接存儲(chǔ)器存取控制器〔DMA〕。外部存儲(chǔ)器接口〔EMIF〕。三個(gè)串口支持最多三個(gè)多通道緩沖串口〔McBSP〕或最多兩個(gè)多媒體/安全數(shù)字卡接口。增強(qiáng)型主機(jī)接口〔EHPI〕是一個(gè)16位的并行接口。可編程鎖相環(huán)〔DPLL〕時(shí)鐘發(fā)生器。USB全速〔12Mbps〕從端口。I2C主從接口。一個(gè)實(shí)時(shí)時(shí)鐘。6．TMS320C55x的尋址空間是多少當(dāng)CPU訪問(wèn)程序空間和數(shù)據(jù)空間時(shí)，使用的地址是多少位的答：C55x的尋址空間為16MB，當(dāng)CPU從程序空間讀取程序代碼時(shí)，使用24位地址，當(dāng)訪問(wèn)數(shù)據(jù)空間時(shí)，使用23位的地址。但是在訪問(wèn)數(shù)據(jù)空間時(shí)，將23位地址左移一位，并將地址總線上的最低有效位〔LSB〕置0，使得在對(duì)數(shù)據(jù)空間或程序空間尋址時(shí)，地址總線都傳送24位地址。7．符合IEEE1149.1標(biāo)準(zhǔn)的測(cè)試/仿真接口的引腳有哪幾個(gè)答：TCK引腳、TDI引腳、TDI引腳、TMS、TRST、EMU0、EMU1/OFF第三章1．C55xDSP支持哪三種尋址模式答：C55xDSP支持三種尋址模式，絕對(duì)尋址模式；直接尋址模式；間接尋址模式。2．簡(jiǎn)述k16絕對(duì)尋址和k23絕對(duì)尋址不同點(diǎn)和一樣點(diǎn)。答：不同k16絕對(duì)尋址的指令其操作數(shù)為*abs16(#k16)，其中k16是一個(gè)16位的無(wú)符號(hào)常數(shù)。尋址方法是將7位的存放器DPH〔擴(kuò)展數(shù)據(jù)頁(yè)指針XDP的高位局部〕和k16級(jí)聯(lián)形成一個(gè)23位的地址，用于對(duì)數(shù)據(jù)空間的訪問(wèn)。該模式可以訪問(wèn)一個(gè)存儲(chǔ)單元和一個(gè)存儲(chǔ)映射存放器。和k23絕對(duì)尋址的指令其操作數(shù)為*(#k23)，其中k23是一個(gè)23位的無(wú)符號(hào)常數(shù)。使用這種尋址方法的指令將常數(shù)編碼為3字節(jié)〔去掉最高位〕。一樣點(diǎn)：k16絕對(duì)尋址和k23絕對(duì)尋址的指令不能與其他指令并行執(zhí)行。3．簡(jiǎn)述C55xDSP并行指令遵守的規(guī)則。答：在并行指令中，必須遵守三條根本規(guī)則：兩條指令的總長(zhǎng)度不能超過(guò)6個(gè)字節(jié)。在指令的執(zhí)行過(guò)程中不存在操作器、地址產(chǎn)生單元、總線等資源沖突。其中一條指令必須有并行使能位或兩條指令符合軟-雙并行條件。4．AC1=0200FC00H，AR3=0200H，〔200〕=3400H。MOV*AR3+<<#16,AC1執(zhí)行上面指令后，AC1和AR3的值分別是多少答：BeforeAfterAC1000200FC00AC10034000000AR30200AR30201200340020034005．AC0=EC000000H，AC1=00000000H，AR1=0200H，〔200〕=3300H，TC2=1。ADDSUBCC