全加器數(shù)據(jù)選擇器譯碼器課件分析【優(yōu)質(zhì)PPT】

實驗?zāi)康?、熟悉組合邏輯電路的設(shè)計方法。2、掌握基本門電路在組合邏輯電路中的作用。2021/5/91一、要求：

設(shè)計一個全加器，能進(jìn)行加數(shù)、被加數(shù)、低位來的進(jìn)位信號三者相加，并根據(jù)求和結(jié)果分別顯示本位和及向高位進(jìn)位的信號。

二、步驟：

1、根據(jù)功能要求列出真值表；

2、由真值表寫出邏輯表達(dá)式；

3、簡化和變換邏輯表達(dá)式；

4、邏輯圖以電路簡單、所用器件少為目標(biāo)；

5、按邏輯圖實現(xiàn)實物；

6、進(jìn)行功能測試，將結(jié)果與原理對照，驗證其正確性；

7、對設(shè)計實驗進(jìn)行總結(jié)。全加器的設(shè)計2021/5/92全加器邏輯功能表本位加本位加低位進(jìn)本位和進(jìn)高位AiBiCiSiCi+100000101001

11001011

101

1

12021/5/93全加器邏輯功能表本位加本位加低位進(jìn)本位和進(jìn)高位AiBiCiSiCi+100000001100101001

10110010101011

10011

1

1112021/5/942021/5/95全加器原理圖Ai

SiBi＆Ci＆Ci+12021/5/9674LS08與非門74LS32或門74LS86異或門2021/5/9774LS0874LS8674LS322021/5/982輸入門電路

引腳圖VCC4B4A4Y3B3A3Y141312111098D1234567

1A1B1Y2A2B2Y

GND

2021/5/99

能獨立寫出嚴(yán)謹(jǐn)?shù)摹⒂欣碚摲治龅?、實事求是的、文理通順的、字跡端正的實驗報告。2021/5/9102021/5/9112021/5/912數(shù)據(jù)選擇器和譯碼器實驗?zāi)康?1、掌握數(shù)據(jù)選擇器、譯碼器的邏輯功能及使用方法。

2、學(xué)習(xí)用數(shù)據(jù)選擇器、譯碼器構(gòu)成組合邏輯電路的方法。2021/5/91374LS15174LS13874LS1532021/5/914數(shù)據(jù)選擇器

74LS151邏輯圖A0A1A2D0~D7是數(shù)據(jù)輸入端；Y和Y輸出端；ST是使能端；A2A1A0地址控制端。ST=0時，器件數(shù)選。地址碼A2A1A0的狀態(tài)決定D0~D7中某一個通道的數(shù)據(jù)輸送到輸出端Y。ST=1時，Y=0，Y=1。2021/5/915選擇器

74LS151功能表STA2A1A0YY1XXX010000D0D00001D1D10010D2D2001

1D3D30100D4D40101D5D501

10D6D601

1

1D7D72021/5/9161、測試數(shù)據(jù)選擇器74LS151的邏輯功能地址端A2A1A0，數(shù)據(jù)端D0~D7，使能端接邏輯開關(guān)，輸出端Y接邏輯電平顯示，按74LS151功能表逐項進(jìn)行測試，記錄測試結(jié)果。2021/5/917

數(shù)據(jù)選擇器

74LS151引腳圖VCCD4D5D6D7

A0A1A2

161514131211109D12345678

D3D2D1D0

YY

ST

GND

2021/5/918用8選1數(shù)據(jù)選擇器74LS151實現(xiàn)邏輯函數(shù)：要求：①寫出設(shè)計過程；②畫出接線圖；③驗證邏輯功能。A0A1A22021/5/919使能端AB輸出數(shù)據(jù)輸入端A2A1A0Y1XXX000000D000011D100101D200110D301000D401010D501100D601110D7D0D1D2D3D4D5D6D7VCC邏輯開關(guān)LED電平顯示A0A1A22021/5/920譯碼器

74LS138邏輯圖A0A1A2Y0~Y7譯碼輸出端，A0A1A2地址控制輸入端，STA、STB、STC是使能端。STA=1、STC+STB=0時，器件譯碼。由地址輸入端A0A1A2狀態(tài)控制的輸出端輸出0，其他輸出端為1。STA=0、STC+STB=X或STA=X、STC+STB=1時，所有輸出同時為1。2021/5/921譯碼器

74LS138功能表選通譯碼地址譯碼STASTB+STCA2A1A0Y0Y1Y2Y3Y4Y5Y6Y7X01XXXXXXX1111111111111111100000111111110001101111111001011011111100111110111110100111101111010111111011101101111110110111111111102021/5/9222、測試譯碼器74LS138的邏輯功能地址端A2A1A0，使能端、、接邏輯開關(guān)，輸出端Y0~Y7，接邏輯電平顯示，按74LS138功能表逐項進(jìn)行測試，記錄測試結(jié)果。2021/5/923譯碼器

74LS138引腳圖VCCY0Y1Y2Y3Y4Y5Y6161514131211109D12345678A0A1A2

STBSTCSTAY7

GND2021/5/9243、數(shù)據(jù)選擇器和譯碼器的應(yīng)用用數(shù)據(jù)選擇器和譯碼器組成一個信號傳輸電路，D0～D7為信號輸入端，Y0～

Y7為信號輸出端。要求：數(shù)據(jù)選擇器和譯碼器同步工作，即信號從D0輸入就必須從Y0輸出、信號從D1輸入就必須從Y1輸出。而且輸入為1輸出也必須為1、輸入為0輸出也必須為0。①按要求畫出實驗電路圖。②分析電路的工作原理。③接好電路，測試電路的功能。2021/5/925

數(shù)據(jù)選擇器及分配器DOYOYSTC

YSTBD7STSTAY7

A0A1A2

A0A1A22021/5/926

數(shù)據(jù)選擇器及分配器A0A1A2000A0A1A22021/5/927

數(shù)據(jù)選擇器及分配器000A0A1A2A0A1A22021/5/9282021/5/929

數(shù)據(jù)選擇器及分配器A0A1A2000A0A1A22021/5/930

數(shù)據(jù)選擇器、譯碼器應(yīng)用A0

A1

A2A0

A1

A22021/5/931

數(shù)據(jù)選擇器及分配器A0A1A2A0A1A20002021/5/932

數(shù)據(jù)選擇器及分配器A0A1A2A0A1A20002021/5/933用8選1數(shù)據(jù)選擇器74LS151實現(xiàn)邏輯函數(shù)：要求：①寫出設(shè)計過程；②畫出接線圖；③驗證邏輯功能。A0A1A22021/5/934使能端ABC輸出數(shù)據(jù)輸入端A2A1A0Y1XXX00000D000011D100101D200111D301001D401011D501101D601110D7D0D1D2D3D4D5D6D7VCC邏輯開關(guān)LED電平顯示A0A1A22021/5/935用8選1數(shù)據(jù)選擇器74LS151實現(xiàn)邏輯函數(shù)：要求：①寫出設(shè)計過程；②畫出接線圖；③驗證邏輯功能。A0A1A22021/5/936使能端AB輸出數(shù)據(jù)輸入端A2A1A0Y1XXX000000D000011D100101D200110D301000D401010D501100D601110D7D0D1D2D3D4D5D6D7VCC邏輯開關(guān)LED電平顯示A0A1A22021/5/937用8選1數(shù)據(jù)選擇器74LS151設(shè)計三輸入多數(shù)表決電路。要求：①寫出設(shè)計過程；②畫出接線圖；③驗證邏輯功能。A0A1A22021/5/938用8選1數(shù)據(jù)選擇器74LS151設(shè)計三輸入多數(shù)表決電路。使能端CBA輸出數(shù)據(jù)輸入端A2A1A0Y1XXX000000D000010D100100D200111D301000D401011D501101D601111D7A0A1A2D0D1D2D3D4D5D6D7VCC邏輯開關(guān)LED電平顯示2021/5/9392021/5/940用8選1數(shù)據(jù)選擇器可以實現(xiàn)任意三輸入變量的組合邏輯函數(shù)。例：用8選1數(shù)據(jù)選擇器74LS151實現(xiàn)函數(shù)步驟：1、作出函數(shù)F的功能表，如表2-2所示。將函數(shù)F功能表與8選1數(shù)據(jù)選擇器的功能表比較，可知：1）將輸入變量C、B、A作為8選1數(shù)據(jù)選擇器的地址碼A2、A1、A0。2）使8選1數(shù)據(jù)選擇器的各數(shù)據(jù)輸入D0~D7分別與函數(shù)F的輸出值一一對應(yīng)。即：A2A1A0=CBAD0=D7=0D1=D2=D3=D4=D5=D6=1則8選1數(shù)據(jù)選擇器的輸出Q便實現(xiàn)了函數(shù)顯然，采用具有n個地址端的數(shù)據(jù)選擇器實現(xiàn)n變量的邏輯函數(shù)時，應(yīng)將函數(shù)的輸入變量加到數(shù)據(jù)選擇器的地址端（A），選擇器的數(shù)據(jù)輸入端（D）按次序以函數(shù)F輸出值來賦值。2021/5/941例2：用8選1數(shù)據(jù)選擇器74LS151實現(xiàn)函數(shù)（1）列出函數(shù)F的功能表如表2-3所示。（2）將A、B加到地址端A1、A0，A2接地，由表2-3可見，將D1、D2接“1”，D0、D3接地，其余數(shù)據(jù)輸入端D4~D7都接地，則8選1數(shù)據(jù)選擇器的輸出Q，便實現(xiàn)了函數(shù)接線如圖2-6所示2021/5/942用8選1數(shù)據(jù)選擇器74LS151設(shè)計三輸入多數(shù)表決電路（1）列出功能表如下：（2）由功能表作出接線圖如2-7所示。2021/5/9432021/5/944用74LS138設(shè)計全加器一、要求：

設(shè)計一個全加器，能進(jìn)行加數(shù)、被加數(shù)、低位來的進(jìn)位信號三者相加，并根據(jù)求和結(jié)果分別顯示本位和及向高位進(jìn)位的信號。二、步驟：

1、根據(jù)設(shè)計要求列出真值表，寫出邏輯表達(dá)式；

2、列出芯片真值表，寫出輸出邏輯表達(dá)式；

3、找出兩個邏輯表達(dá)式對應(yīng)關(guān)系，確定設(shè)計方案；

4、畫出邏輯圖；

5、按邏輯圖實現(xiàn)實物；

6、進(jìn)行功能測試，將結(jié)果與原理對照，驗證其正確性；

7、對設(shè)計實驗進(jìn)行總結(jié)。2021/5/945本位加Ai00001111本位加Bi00110011低位進(jìn)Ci01010101本位和Si01101001進(jìn)高位Ci+100010111全加器邏輯功能表2021/5/946譯碼器

74LS138功能表選通譯碼地址譯碼STASTB+STCA2A1A0Y0Y1Y2Y3Y4Y5Y6Y7X01XXXXXXX1111111111111111100000111111110001101111111001011011111100111110111110100111101111010111111011101101111110110111111111102021/5/94774LS138輸出邏輯表達(dá)式A2=AiA1=BiA0=Ci2021/5/948本位和Si、進(jìn)高位Ci+1表達(dá)式2021/5/94974LS138設(shè)計全加器邏輯圖邏輯開關(guān)1SiCi+1A0A1A2&&2021/5/95074LS138設(shè)計全加器邏輯圖邏輯開關(guān)1SiCi+1A0A1A2≥1≥12021/5/951用74LS151設(shè)計全加器一、要求：

設(shè)計一個全加器，能進(jìn)行加數(shù)、被加數(shù)、低位來的進(jìn)位信號三者相加，并根據(jù)求和結(jié)果分別顯示本位和及向高位進(jìn)位的信號。二、步驟：

1、根據(jù)設(shè)計要求列出真值表，寫出邏輯表達(dá)式；

2、列出芯片真值表，寫出輸出邏輯表達(dá)式；

3、找出兩個邏輯表達(dá)式對應(yīng)關(guān)系，確定設(shè)計方案；

4、畫出邏輯圖；

5、按邏輯圖實現(xiàn)實物；

6、進(jìn)行功能測試，將結(jié)果與原理對照，驗證其正確性；

7、對設(shè)計實驗進(jìn)行總結(jié)。2021/5/952本位加Ai00001111本位加Bi00110011低位進(jìn)Ci01010101本位和Si01101001進(jìn)高位Ci+100010111全加器邏輯功能表2021/5/953選擇器

74LS151功能表STA2A1A0DYY1XXX010000D0D0D00001D1D1D10010D2D2D2001

1D3D3D30100D4D4D40101D5D5D501

10D6D6D601

1

1D7D7D72021/5/954選擇器

74LS151功能表STA2A1A0DYSi/Ci+1AiBiCiSiCi+11XXX0000D00001D10010D20011D30100D40101D50110D60111D72021/5/95574LS151輸出表達(dá)式2021/5/95674LS151設(shè)計全加器邏輯圖A0A1A2D0D1D2D3D4D5D6D71Si/Ci+1Ci邏輯開關(guān)2021/5/9572021/5/95874ls082輸入與門電路

引腳圖VCC4B4A4Y3B3A3Y141312111098D1234567

1A1B1Y2A2B2Y

GND

2021/5/95974ls862輸異或門電路

引腳圖VCC4B