layoutdesign-教學(xué)講解課件

版圖基礎(chǔ)講解作者：羅奕富主要內(nèi)容版圖中常見器件以及結(jié)構(gòu)畫法版圖設(shè)計——匹配、布局、布線版圖中的其他重要注意事項版圖中常見器件以及結(jié)構(gòu)畫法

MOS管分類:按溝道類型可分為PMOS,NMOS

一般情況下NMOS管的閥值電壓為正,PMOS管的閥值電壓為負.MOS管的在版圖中的特點:

通常版圖中MOS管源漏端可互換MOS管的版圖構(gòu)造2.電阻電阻分類:根據(jù)電阻構(gòu)成的材料大概可以成:P/N_POLY電阻,NWELL電阻,P/N_DIFF電阻，以及金屬電阻兩種常用電阻在版圖中的結(jié)構(gòu)版圖中電阻的主要注意事項電阻類型的選取——主要從成本性能考慮電阻的阻值區(qū)域——并非指dummy區(qū)域

3.電容由于集成電路中電容的方塊值較小(在0.18工藝中大約為1ff每平方微米),所以版圖中的所謂大電容也就幾Pf至幾十Pf.電容類型:MOS管,MIM和FingerCapcitorMIM電容結(jié)構(gòu)

下面是典型的MIM電容在版圖中的結(jié)構(gòu)畫法FingerCap側(cè)壁電容就是利用金屬間的寄生電容來構(gòu)成的電容.側(cè)壁電容版圖結(jié)構(gòu):4.二極管二極管分類:PNDiode和NPDiode區(qū)別:放置于Nwell中的Pdiff與Ndiff構(gòu)成了PN二極管;放置于Pwell中的Ndiff與Pdiff構(gòu)成了NP二極管.PN二極管的平面圖以及剖面圖:5.三極管三極管的平面圖以及剖面圖如下:版圖設(shè)計第1節(jié)器件的匹配原因：集成電路的制造由光刻、刻蝕、擴散、離子注入等一系列的工藝過程,版圖中的器件在經(jīng)過這一系列的制造過程后生產(chǎn)出的實物往往與理想版圖中的器件存在一定的誤差.這種誤差主要表現(xiàn)在尺寸、摻雜、氧化層厚度及其他影響器件參數(shù)的微觀波動。匹配的版圖可以使同一硅片上的匹配器件經(jīng)過相同的工藝條件后，它們的值產(chǎn)生的波動精確相似何況模擬電路的性能和精度主要是依靠器件的匹配來得到，因此版圖設(shè)計匹配的好壞成為直接影響電路設(shè)計結(jié)果的重要因素之一。匹配等級低度匹配：近似1％的失配。適用于一般應(yīng)用，如偏置電路中的負反饋。中度匹配：近似0.1%的失配。適用于誤差1％的帶隙基準(zhǔn)源、運算放大器和比較器的輸入級以及多數(shù)其他模擬應(yīng)用。精確匹配：近似0.01％的失配。適用于精密的A／D和D／A轉(zhuǎn)換器，以及其他應(yīng)用.金屬電容比電阻更容易實現(xiàn)這樣的匹配精度。版圖中匹配器件共同遵守的法則相同單元不同尺寸和形狀的器件匹配性很差。如果要匹配器件的尺寸形狀不同，那么匹配器件應(yīng)選用多個相同的單元聯(lián)接形成。每個單元的形狀大小以及構(gòu)成材料要相同。2.相鄰擺放匹配器件要求方向一致，在滿足DRC的情況下盡可能緊密擺放，而且陣列擺放區(qū)域的寬長比越接近1:1匹配越好.器件擺放越靠近,表明受周圍的環(huán)境因數(shù),氧化層厚度,芯片應(yīng)力等外界或多晶本身影響越小.

3.排列對稱指版圖能夠滿足中心坐標(biāo)的對稱,及共心質(zhì)版圖4.虛擬陪襯陣列化器件還需要虛擬（陪襯）器件放置在匹配器件的邊緣，避免邊緣匹配器件受刻蝕或其他環(huán)境不同而影響匹配精度。放置的虛擬器件需要與相鄰器件具有相同的圖形和材料構(gòu)成，并且放置距離與匹配器件間的間距相同。 對于添加的虛擬器件還有必要將其接到電源或地信號，避免器件懸浮。5.互連寄生對于連接精密匹配器件而引入的寄生電阻和電容不得不加以適當(dāng)?shù)目紤]，希望能夠減小或消除由寄生參數(shù)給電路設(shè)計所帶來的影響。6.隔離屏蔽在匹配器件上任意走線，器件可能受應(yīng)力和金屬的氫化作用影響器件的匹配，或者受器件上方以及附近噪音源的干擾，所以我們采用對重要匹配器件進行隔離屏蔽的方式。除以上總結(jié)的匹配器件所具有共同點外，我們再針對以下常用器件作圖時還要注意的一些匹配問題電阻匹配的相關(guān)要求：

1.匹配電阻要足夠?qū)?。電阻的寬度越寬，所能達到的匹配精度就越高，所以針對高精度匹配要求的電阻，我們要采用盡可能寬的POLY來完成電阻2.避免采用較短的單元電阻組建匹配電阻。小電阻可能受互連寄生的影響對匹配有相當(dāng)大的變化。精確匹配電阻的電阻單元要求不小于5個方塊，電阻方塊總個數(shù)不低于10的方塊。3.電阻類型的選用。采用多晶硅電阻而非擴散型電阻。電容匹配的相關(guān)要求：1.精確匹配電容應(yīng)該采用正方形。電容的周長面積比越小，獲得的匹配精度越高。正方形在矩形中具有最小的周長面積比，因此正方形電容匹配性最好。2.匹配電容單元大小適當(dāng)。電容的隨機失配與電容的面積平方根成反比。電容存在一個最佳電容尺寸，根據(jù)有關(guān)資料該尺寸在20umX20um和50umX50um之間.接合有關(guān)DRC設(shè)計要求電容面積不能大于35umX35um的要求,所以提議高匹配電容面積在邊長為20um~30um的正方型.3.匹配電容之間的間距必需相同。匹配電容的長和寬之間的間距可以不用都相等，長與長，寬與寬的間距可以分別相等。4.考慮與聯(lián)接電容的導(dǎo)線的電容。當(dāng)連接中等或高精度電容時，必需考慮導(dǎo)線引入的寄生電容。第2節(jié)版圖布局版圖布局主要涉及到模塊內(nèi)的布局，以及IP中模塊之間的布局。布局合理，流線順暢，結(jié)構(gòu)清晰的版圖對我們的連線工作有不少好處，可以減少工作量，提高工作效率，避免繁瑣的穿插和跳線，最關(guān)鍵在于對版圖整體質(zhì)量更有保障。版圖布局主要遵循以下布局規(guī)則:1.根據(jù)情況初步制定模塊形狀面積大小一般為矩形,特別情況為多邊形.2.上P管下N管。模塊中往往把PMOS和NMOS分別上下兩處集中放置，這樣可以方便P管接電源和N管接地，同時共用襯底可以節(jié)約版圖面積。對于重要器件可方便打隔離環(huán)，避免N管和P管之間的干擾.

3.版圖布局時優(yōu)先考慮重要器件的布局。器件的擺放一般優(yōu)先考慮放置需要匹配的器件，然后放面積校大的器件，最后放置面積小而且不重要的器件。有時重要器件往往會影響整個模塊的形狀布局。對于那些不重要的小的器件，我們可以放置于任何方便連線的空隙中。4.重要器件或模塊需要添加保護隔離環(huán)，并遠離噪音源和大功率器件放置。保護環(huán)能降低器件受周圍噪音的干擾。對于保護環(huán)一般需要有兩排接觸孔的寬度要求以及良好的外接線。5，考慮模塊內(nèi)信號引腳出線位置和方向。一般采用信號左進右出，或者上進下出結(jié)構(gòu)，避免輸入和輸出信號相互干擾。6，布局時為重要信號預(yù)留一定的走線通道。對于重要信號走線，往往不便于從器件上經(jīng)過，還需要盡量避免走線經(jīng)過過多的拐角。走線通道可以是連線更加簡捷方便。7.盡量把需要連線的器件或模塊就近整齊排列放置。主要是方便連線，以及連線距離更近，同時也為其它信號走線留出空間。走線越短，信號線上的寄生效應(yīng)就越小，信號受外界的干擾就越少。8，版圖中的空白處采用襯底、虛擬器件或MOS電容填充。充分利用版圖的剩余空間，使版圖看起來更充實。同時也會版圖今后的改動留下可用的器件或空間資源。 9.器件合并。在版圖單元或模塊中，常常會出現(xiàn)有相同連接的節(jié)點，通常會根據(jù)實際情況對相通連接的節(jié)點合并在一齊。通過器件的合并不僅可以節(jié)約版圖的面積，甚至在某些匹配器件中還能提高器件的性能。第3節(jié)版圖布線版圖中用于布線的層有多晶硅和多層金屬。多晶硅和最低層金屬（金屬1）之間的連接通過接觸孔（Contact），不同層金屬之間的連接通過通孔（Via）連接。多晶硅連線主要是用于MOS管的Gate端與金屬的銜接，而且連接的距離不會很長；金屬線是電路中信號的發(fā)送和接收通道。版圖中布線主要注意以下幾個方面：1，重要信號走線需要采取屏蔽隔離的保護措施。2，對電路中匹配信號進行匹配布線。布線匹配需要做到布線的長度，寬度，走線路徑的相同或相似。

3，版圖中的不同金屬層采取交叉走線。4,低層金屬主要用于版圖中模塊內(nèi)和模塊間信號的連接,高層金屬主要用于電源連接或少許信號跳線。5，注意信號的走線長度與寬度甚至通孔的個數(shù)是否滿足電路設(shè)計需求。6，精確匹配器件上禁止布線。器件上走線會對器件帶來干擾，以及金屬化過程氫的引入對晶體管和多晶硅電阻的值有嚴重的影響。7，電源線采取遠端連接。

第4節(jié)版圖中的其他重要注意事項1、Latch_Up(閂鎖效應(yīng))2、Slot(寬金屬開槽)3、Antenna(天線效應(yīng))4、ESD（靜電泄放）1，Latch_Up(閂鎖效應(yīng))閂鎖效應(yīng)是指由于寄生效應(yīng)引起的電源和地的短路，從而產(chǎn)生集成電路的一種不可恢復(fù)的狀態(tài)。閂鎖效應(yīng)可能對集成電路帶來永久性的破壞，或者只有在電源徹底切斷后才可能恢復(fù)。器件閂鎖最常見的原因是由于外部的瞬變使器件管腳的電壓超過電源電壓或低于地，此類瞬變常見的來源包括ESD現(xiàn)象，瞬時電源干擾，繼電器、馬達的感應(yīng)回沖以及快速轉(zhuǎn)換信號的感應(yīng)尖鋒。反向器的閂鎖效應(yīng)剖面圖及閂鎖效應(yīng)的電路圖根據(jù)電路圖分析：當(dāng)有一個大的電流流入VDD時，電流經(jīng)過RWELL會產(chǎn)生電壓降，從而PNP晶體管獲得負的開啟電壓而導(dǎo)通。PNP晶體管產(chǎn)生的電流經(jīng)過RSUB電阻時會產(chǎn)生另一個電壓降，使得NPN晶體管也開啟。即使外部流入VDD的大電流消失，NPN晶體管也可以維持在RWELL上的電壓降，保持PNP的開啟。同樣，PNP上的電流也可維持NPN的工作。這個惡性的循環(huán)就成了閂鎖效應(yīng)。由上面分析我們可以得出，閂鎖效應(yīng)產(chǎn)生的條件：①需要注入芯片的異常電流(如ESD)和足夠大的寄生電阻，才能產(chǎn)生晶體管導(dǎo)通的電勢差②寄生雙極晶體管有足夠的電流驅(qū)動能力來維持所需要的BE電壓差，從而維持晶體管開啟。 那么,降低閂鎖效應(yīng)可能性的直接方法就是減小寄生三極管的基極和發(fā)射極節(jié)點的寄生電阻,從而提高能觸發(fā)閂鎖效應(yīng)的電流強度。版圖中需要主意的：①使用連續(xù)的襯低完全圍繞在晶體管周圍（用保護環(huán)將晶體管包圍）。②把同種類型的晶體管放在同一個保護環(huán)中，避免不同區(qū)域用不同的環(huán)增加工作量和版圖面積。③襯低保護環(huán)上的接觸孔覆蓋均勻，數(shù)量盡量多，距離盡可能小。④在襯低或阱區(qū)與晶體管源端電勢不同的區(qū)域，以及可能存在異常大電流的ESD結(jié)構(gòu)晶體管附近，尤其要注意閂鎖效應(yīng)。2，Slot(寬金屬開槽)原因：芯片中根據(jù)電流信號或其它模擬信號的要求，有時會需要較寬的金屬線來以滿足電流流量，減小寄生電阻的要求。在芯片應(yīng)用中，當(dāng)芯片溫度達到一定程度，芯片上的寬金屬線中間區(qū)域會明顯膨脹，金屬邊緣的慣性張力會阻止邊緣膨脹。如果金屬長期反復(fù)膨脹，金屬會破壞晶圓的絕緣層和鈍化層，金屬會脫層起蹺。

方案：一、采取用多條或多層窄于寬金屬要求的線并聯(lián)二、在寬金屬上每隔一定距離打一定長度和寬度的孔，這樣將寬金屬變成很多較小的區(qū)域連接成的金屬。寬金屬開槽需要注意的問題：①建議開槽拐角處采用45度的斜角，可以減輕大電流密度導(dǎo)致的電流壓力。②對金屬寬度和長度大于寬金屬定義的金屬區(qū)域進行開槽，開槽孔的長度、寬度、距離需要滿足寬金屬開槽的DRC要求。③避免寬金屬開槽后的寬度不能滿足電流流過的金屬寬度。對寬金屬開槽，開槽孔需要按照電流流向方向擺放。

3，Antenna(天線效應(yīng))天線效應(yīng)是芯片制造過程中一種會導(dǎo)致芯片內(nèi)器件被損壞的工藝副作用。在工藝制造過程中，離子刻蝕或擴散會在與晶體管的柵氧連接的不同金屬上產(chǎn)生感應(yīng)電荷。當(dāng)隨連接到柵氧上金屬結(jié)構(gòu)的逐漸增長，金屬上所積累感的應(yīng)電荷達到一定程度時，可能會對晶體管的薄層?xùn)叛踉斐刹豢刹豢苫謴?fù)的損壞。版圖中的解決方案：1，將靠近柵氧端連接的金屬通過頂層金屬跳線連接。

2對可能