2023年研究生類研究生入學考試專業(yè)課電氣與電子信息-數(shù)字電子技術歷年高頻考題帶答案難題附詳解

2023年研究生類研究生入學考試專業(yè)課電氣與電子信息-數(shù)字電子技術歷年高頻考題帶答案難題附詳解（圖片大小可自由調整）第1卷一.歷年考點試題黑鉆版(共50題)1.數(shù)字電路中的三極管一般工作于______區(qū)和______區(qū)。2.某8位模數(shù)轉換器是由并/串結構組成的，則其內(nèi)部有多少個比較器?給出計算過程。3.兩個門電路的輸出端可以并接的條件是什么?如果將不能并接的兩個門電路的輸出端并接，會發(fā)生什么現(xiàn)象?4.若要將一異或非門當做反相器(非門)使用，則輸入端A、B端的連接方式是______。A.A或B中有一個接“1”B.A或B中有一個接“0”C.A和B并聯(lián)使用D.不能實現(xiàn)5.畫出如圖1所示電路在給定D1和CP作用下Q1、Q2和Y的輸出波形，說明該電路的功能。

6.兩個TTL門電路的輸出端是否可以直接相連，為什么?如果設計中必須直接相連，應該用什么器件?7.ADC輸出為12位二進制數(shù)，輸入信號最大值為10V，其分辨率是______。8.在圖1所示電路中，在所示輸入波形的作用下，畫出相應的輸出波形(假設初態(tài)Q1Q2=00)。

9.(63)O的二進制補碼是______，格雷碼是______。10.555定時器是一種用途很廣泛的電路，除了能組成______觸發(fā)器、______觸發(fā)器和______三個基本單元電路以外，還可以接成各種實用電路。11.可編程邏輯器件EPROM2716有11根地址線A10～A0，8根數(shù)據(jù)線D7～D0，為片選端，低電平有效。此器件的存儲容量是______。A.210×8B.211×16C.211×8D.210×1612.如圖1所示是2個集成芯片二-十六進制同步計數(shù)器74LS161(進位端RCO=TQDQCQBQA)，試附加適當?shù)拈T電路構成一個89進制計數(shù)器，簡述設計過程。

13.試用一片(只用一片，不加任何邏輯門)4位加法器74283實現(xiàn)余3碼到8421BCD碼的轉換電路。14.若JK觸發(fā)器原態(tài)為“0”，控制輸入J=K'=1，當有效時鐘作用后Q*=______。15.欲產(chǎn)生序列信號11010111，則至少需要______級觸發(fā)器。A.2B.3C.4D.516.在門電路中，為獲得穩(wěn)定的______電平，三極管應工作在______。17.PROM的與陣列是______。A.全譯碼可編程陣列B.全譯碼不可編程陣列C.非全譯碼可編程陣列D.非全譯碼不可編程陣列18.在時序電路的狀態(tài)轉換表中，若狀態(tài)數(shù)N=3，則狀態(tài)變量數(shù)最少為______。A.16B.4C.8D.219.時序電路包括______電路和______電路，它們的基本組成單元分別是______和______。20.如圖所示正脈沖的脈沖寬度、脈沖重復頻率、脈沖占空比為______。

A.tp、1/T、tp/TB.tp、1/T、tp/(T-tp)C.tp、1/T、(T-tp)/rD.tp、T、tp/(T-tp)21.電路如圖1所示，試完成下列各項：(1)試用圖1(a)所示74LS161和適當?shù)倪壿嬮T設計一個電路，實現(xiàn)圖1(b)所示的狀態(tài)轉換圖，要求使用置數(shù)端LD完成；(2)在(1)電路基礎上，添加最少的邏輯門實現(xiàn)圖1(c)所示波形，其中CP為外加時鐘，P為電路的輸出。寫出設計過程，并在圖中標出輸出信號P端。

22.對于JK觸發(fā)器，若J=K，則可完成______觸發(fā)器的邏輯功能；若K=J=1，則可完成______觸發(fā)器的邏輯功能。23.移位寄存器由8級觸發(fā)器組成，用它構成的扭環(huán)形計數(shù)器具有______種有效狀態(tài)；用它構成的環(huán)形計數(shù)器具有______種有效狀態(tài)，構成線性反饋移位寄存器具有______種有效狀態(tài)。A.16，8，511B.4，8，15C.16，8，255D.8，16，12724.如圖(a)所示電路由74LS153雙四選一數(shù)據(jù)選擇組成，試寫出輸出Z的表達式，并分別用集成芯片74LS138最小項譯碼器[見圖(b)]和74LS151八選一數(shù)據(jù)選擇器[見圖(c)]實現(xiàn)該電路。

25.如圖1所示為加法器74LS283，當加數(shù)A3A2A1A0為2421BCD碼時，要求輸出S3S2S1S0為8421BCD碼，試確定另一個加數(shù)B3B2B1B0，并完成邏輯設計。

26.一個邏輯0和一個高阻相與結果是什么?一個邏輯1和一個高阻相或結果是什么?并說明為什么。27.邏輯函數(shù)F1=∑A，B，C，D(2，3，5，8，11，13)和F2=∏A，B，C，D(2，4，7，10，12，13)之間滿足______關系。A.對偶B.相等C.香農(nóng)展開D.反演28.試說明最小項和最大項的關系。29.(1)將T觸發(fā)器轉換為JK觸發(fā)器：(2)用如圖1所示的D觸發(fā)器、JK觸發(fā)器、SR觸發(fā)器和T觸發(fā)器設計一個4位異步加法計數(shù)器，其中D觸發(fā)器的輸出為最低位，T觸發(fā)器的輸出為最高位。

30.用JK觸發(fā)器設計一個序列信號發(fā)生電路，使之在一系列CP脈沖信號作用下能夠周期性地輸出“010110”序列信號。(1)給出狀態(tài)分配方案；(2)畫出狀態(tài)轉換圖；(3)列出狀態(tài)轉換表；(4)畫出次態(tài)卡諾圖；(5)寫出狀態(tài)方程；(6)畫出邏輯圖；(7)檢查自啟動。31.在不影響邏輯功能的情況下，CMOS與非門的多余輸入端可______。A.接高電平B.接低電平C.懸空D.通過電阻接地32.主從JK觸發(fā)器的輸入波形如圖1所示，設初始狀態(tài)Q=0，畫出Q端的波形。

33.用卡諾圖求邏輯函數(shù)F=∑W，X，Y，Z(4，7，9，13，15)+d(5，6)的最簡和之積表達式(或與表達式)為______。34.下列說法中，______是正確的。A.寄存器一般是邊沿觸發(fā)的，僅在時鐘的邊沿改變狀態(tài)；鎖存器一般指電平觸發(fā)的觸發(fā)器，特點是當控制端有效時，輸入端的變化會隨時傳遞到輸出端B.同步計數(shù)器各觸發(fā)器的CP脈沖相同，異步計數(shù)器的各CP脈沖不同，異步計數(shù)器的速度可能比同步計數(shù)器速度快C.異或門當反相器使用時，把多余輸入端接低電平D.組合邏輯電路如果產(chǎn)生了可以采用增加冗余項方法消除的險象，這種險象屬于功能險象35.如圖所示是用555定時器組成的多諧振蕩電路，如果uI端接4V電壓，試求輸出uO的頻率。

36.分析圖1所示電路，分別寫出X、Y、F點與輸入A、B之間的邏輯表達式。

37.在圖所示由TTL門電路組成的環(huán)形振蕩器中，已知G1、G2門的平均傳輸時延相同，為tpd=25ns，現(xiàn)測得該振蕩器的振蕩頻率f=6.25MHz，則G3門的tpd是______ns；而輸出波形的振幅Uom約為______V。

A.30；2B.30；3C.20；3D.25；2.538.如圖所示組合電路輸入為有權BCD碼。當X3X2X1X0為1001、0011、0001、0101時對應顯示數(shù)字為6、3、1、5。說明輸入為何種權碼?電路中的4位二進制加法器74LS83擔當了何種功能?并說明其所用方法的理論依據(jù)。

39.分析圖1所示電路，畫出狀態(tài)轉換圖，說明電路的計數(shù)模值。

40.八進制數(shù)34.2的等值二進制數(shù)為______；十進制數(shù)98的等值二進制數(shù)為______，8421BCD碼為______。41.將集成計數(shù)器轉換成任意進制計數(shù)器時，可采用______或______兩種方法來實現(xiàn)。42.以下描述一個邏輯函數(shù)的方法中______只能唯一表示。A.表達式B.邏輯圖C.真值表D.波形圖43.有一個5421BCD碼表示的數(shù)據(jù)為101000010011，其表示的十進制數(shù)是多少?44.5個變量可構成______個最小項，全體最小項之和為______。45.A的原碼為011010，則2A對應的8位原碼形式為______，-A的8位補碼為______。46.根據(jù)圖1(a)所示電路和附圖1(b)中所給出的激勵波形，分析并畫出對應輸出y的波形圖(設起始狀態(tài)為QD，QJK=00)。

47.由3個JK觸發(fā)器構成的時序電路的狀態(tài)輸出為Q2Q1Q0，其中的卡諾圖如圖所示，寫出、J2和K2的表達式(圖中×為任意項)。

48.用卡諾圖化簡下列邏輯函數(shù)：49.一個8位移位寄存器的移位脈沖的頻率是1MHz，將8位二進制數(shù)并行地移入這個移位寄存器需要______。A.經(jīng)過8個觸發(fā)器的傳輸延遲時間B.8μsC.經(jīng)過1個觸發(fā)器的傳輸延遲時間D.1μs50.如圖1所示電路是一種由運算放大器及電壓反饋支路構成的施密特觸發(fā)器，若要運算放大器的開環(huán)差模電壓增益Aud=uO/ud與反饋系數(shù)的乘積大于1，這時，電路的電壓傳輸特性即uO=f(uI)應是圖2所示中的______。

A.DB.CC.AD.B第1卷參考答案一.歷年考點試題黑鉆版1.參考答案：截止

飽和2.參考答案：解：有(24-1)×2=30個比較器。由2個4位的并行型A/D轉換器配合D/A轉換器組成，用兩次比較實行轉換，所以稱為HalfFlash(半快速)型，每個并行轉換器有(24-1)個比較器。3.參考答案：輸出集電極開路的門電路可以并接。若將不能并接的兩個門電路并接，當兩個門電路輸出電平不相等時，其輸出級形成低阻通道，使得電流過大，會燒壞器件。4.參考答案：D5.參考答案：解：驅動方程為：

DFF1是上升沿有效，DFF2為下降沿有效，波形圖如圖2所示。

6.參考答案：解：普通的TTL門電路輸出端不允許直接相連，因為普通的TTL門電路輸出端之間若直接相連，會在電源與地之間形成一條低阻通路，從而導致電流過大燒毀門電路，或者造成邏輯錯誤；如果設計中必須直接相連，應該用OC門相連。7.參考答案：44mV。分辨率為10/212V。8.參考答案：解：畫出輸出波形如圖2所示。

9.參考答案：(101100)B

(101010)B10.參考答案：施密特

單穩(wěn)態(tài)

多諧振蕩器11.參考答案：C12.參考答案：解：采用同步置數(shù)的方法進行設計。

89=16×5+9

從0開始計數(shù)到88共89個數(shù)。

88=16×5+8

因此，當一個芯片輸出為5，另一個輸出為8時，置0，重新計數(shù)，如附圖2所示。

13.參考答案：解：余3碼-0011=8421BCD，等價于余3碼+1101=8421BCD。

余3碼由A端輸入，A3為高位，A0為低位，B端輸入1101，Q3Q2Q1Q0即為所需8421BCD碼。設計電路圖如圖所示。

14.參考答案：115.參考答案：B16.參考答案：高低

截止區(qū)或飽和區(qū)17.參考答案：BPROM的與陣列為地址譯碼器，不可編程。每一個存儲單元對應唯一的地址，所以是全譯碼的。18.參考答案：D19.參考答案：存儲

組合

觸發(fā)器

門電路20.參考答案：A21.參考答案：解：(1)74LS161為異步清零計數(shù)器，設計電路如圖2所示。

(2)在(1)電路基礎上，添加最少的邏輯門實現(xiàn)圖1(c)所示波形，如圖3所示。

22.參考答案：T

T'23.參考答案：C24.參考答案：解：由題圖可知，當C=0時，左半邊工作；當C=1時，右半邊工作。將C、B、A作為控制信號，D作為輸出信號，可得：

所求該電路的實現(xiàn)如圖所示。

25.參考答案：解：當A3A2A1A0為2421BCD碼時，對應的十進制04，另一加數(shù)為0000，可輸出8421BCD碼；當A3A2A1A0為2421BCD碼時，對應的十進制59，另一加數(shù)為1010，可輸出8421BCD碼。其邏輯設計如圖2所示。

26.參考答案：邏輯0與高阻相與結果是邏輯0，因為這時相當于對高阻態(tài)接下拉電阻，輸出結果為下拉輸出值，為邏輯0。邏輯1和高阻態(tài)相或，結果是邏輯1，因為這時相當于對高阻態(tài)接上拉電阻，輸出結果為上拉高電平，即邏輯1。27.參考答案：A28.參考答案：解：n個變量的最小項是n個變量的邏輯乘，全部變量都必須存在，每個變量既可以是原變量，也可以是反變量。所以最小項的數(shù)目是2n個，最小項用mi表示。下標用最小項對應的二進制碼相應的十進制數(shù)表示。

n個變量的最大項是n個變量的邏輯和，全部變量都必須存在，每個變量既可以是原變量，也可以是反變量。最大項的數(shù)目也是2n個，最大項用Mj表示。

最小項和最大項之間存在對偶關系，最小項是與邏輯，最大項是或邏輯；最小項的下標對應的二進制碼，進行0、1互換就可以確定最大項的下標；最大項的下標與對應的最小項下標之間有一定關系：j=2n-1-i。n是邏輯變量的數(shù)目，對應于二進制碼的位數(shù)；i是最小項的下標數(shù)；j是最大項的下標數(shù)。

最小項和最大項的性質：①最小項的性質和最大項的性質之間具有對偶性；②最小項對每一種輸入被選中的特點是只有一個最小項是“1”，其余最小項都是“0”，即所謂N(2n)中取一個“1”；對最大項每一種輸入被選中的特點是只有一個最小項是“0”，其余最小項都是“1”，即所謂N(2n)中取一個“0”；③全部最小項之和恒等于“1”；m0+m1+m2+m3=1，N(2n)中取一個“1”；④全部最大項之積恒等于“0”；m0m1m2m3=0，N(2n)中取一個“0”；⑤最小項的反是最大項，最大項的反是最小項。；⑥一部分最小項之和的反等于另外那些最小項之和。；⑦兩最小項之積恒等于“0”；N(2n)中取一個“1”；⑧兩最大項之和恒等于“1”；N(2n)中取一個“0”。29.參考答案：(1)如表所示，因為

(2)只要把4個D觸發(fā)器異步串聯(lián)起來，讓前一個的負相端驅動下一個觸發(fā)器就能得到異步加法計數(shù)器。

對于sR觸發(fā)器，，當驅動時鐘為1時，令S=0，R=1，那么SR觸發(fā)器就相當于D觸發(fā)器；JK觸發(fā)器與SR觸發(fā)器相同，有，當驅動時鐘為1時令J=0，K=1，JK觸發(fā)器就相當于D觸發(fā)器；T觸發(fā)器有，當驅動時鐘為1時令T=0，就相當于D觸發(fā)器。所以可畫出電路圖如圖2所示。

30.參考答案：解：首先進行邏輯抽象。

(1)輸出Y“010110”為6個狀態(tài)，則可取S0～S5為從000～101的6個狀態(tài)。

(2)狀態(tài)轉換圖如圖1所示。

(3)狀態(tài)轉換表如表所示。

(4)次態(tài)卡諾圖如圖2所示。

(5)將(4)中的卡諾圖分解，如圖3所示。

從卡諾圖可得狀態(tài)方程：

(6)由狀態(tài)方程可得觸發(fā)方程：

(7)將兩個無效狀態(tài)110和111分別代入(5)中的狀態(tài)方程，所得次態(tài)分別為111和100，可以自啟動。31.參考答案：A32.參考答案：解：畫出Q端的波形如圖2所示。

33.參考答案：(W+X)(W'+Z)(X+Y')34.參考答案：A35.參考答案：解：由題意，uI是555定時器的外接控制電壓，所以555定時器的內(nèi)部參考電壓分別為VT+=uI，。

電路工作時，電容C兩端的電壓uC在和uI之間振蕩。根據(jù)三要素法，可以求出uC從上升到uI的時間：

同理，可得uC從uI下降到的時間：

則輸出uO的頻率為：36.參考答案：解：37.參考答案：B38.參考答案：解：輸入的X3X2X1X0為5421碼。由于74LS74譯碼器的作用是把8421