51-時(shí)序邏輯電路的描述方法_第1頁
51-時(shí)序邏輯電路的描述方法_第2頁
51-時(shí)序邏輯電路的描述方法_第3頁
51-時(shí)序邏輯電路的描述方法_第4頁
51-時(shí)序邏輯電路的描述方法_第5頁
已閱讀5頁，還剩2頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

第5章時(shí)序邏輯電路主要內(nèi)容時(shí)序邏輯電路的描述方法狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換表狀態(tài)方程時(shí)序圖時(shí)序邏輯電路的分析方法常用的時(shí)序邏輯功能器件計(jì)數(shù)器電路的設(shè)計(jì)方法寄存器計(jì)數(shù)器順序脈沖發(fā)生器5.1時(shí)序邏輯電路的基本概念1基本結(jié)構(gòu)與特點(diǎn)1）電路結(jié)構(gòu)2）特點(diǎn)電路組成：功能：門電路和觸發(fā)器，存在反饋

電路任一時(shí)刻的輸出信號(hào)，不僅與當(dāng)時(shí)的輸入信號(hào)有關(guān)，而且與電路過去的狀態(tài)有關(guān)2時(shí)序邏輯電路的分類按各觸發(fā)器的動(dòng)作關(guān)系分同步時(shí)序邏輯電路異步時(shí)序邏輯電路按邏輯功能分寄存器、移位寄存器計(jì)數(shù)器脈沖序列發(fā)生器…3時(shí)序邏輯電路的描述方法1）邏輯方程式輸出方程Z＝F1(X，Qn)驅(qū)動(dòng)方程Y＝F2(X，Qn)狀態(tài)方程Qn+1＝F3(Y，Qn)2）狀態(tài)表組成：反映Z、Qn+1、和X、Qn對(duì)應(yīng)取值關(guān)系的表格（輸入、輸出、現(xiàn)態(tài)、次態(tài)的關(guān)系）輸入次態(tài)/輸出現(xiàn)態(tài)XZQn+1Qn意義：處于現(xiàn)態(tài)Qn的時(shí)序電路當(dāng)輸入為X時(shí)，電路將進(jìn)入輸出為Z的次態(tài)Qn＋13）狀態(tài)轉(zhuǎn)換圖反映時(shí)序邏輯電路狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出關(guān)系的圖形Q1Q0XZ意義：在該輸入取值條件下，將產(chǎn)生相應(yīng)的輸出值；同時(shí)，電路將發(fā)生如箭頭所指的狀態(tài)轉(zhuǎn)換4）時(shí)序圖時(shí)序電路的工作波形圖，它直接描述了輸入信號(hào)、時(shí)鐘信號(hào)、輸出信號(hào)及電路的狀態(tài)轉(zhuǎn)換在時(shí)間上的對(duì)應(yīng)關(guān)系。時(shí)序電路圖邏輯方程式

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論