體系結(jié)構(gòu)課程作業(yè)

1題目：Gem5-gpu:AHeterogeneousCPU-GPU1作者：JasonPower,JoelHestness,MarcS.Orr,MarkD.Hill,andDavid仿真器）的基礎(chǔ)上編寫(xiě)而成。Gem5-gpuCPUGPU存儲(chǔ)分CPUGPU存儲(chǔ)融合的系統(tǒng)進(jìn)行仿真，即支持CPUGPU對(duì)同一塊地址空間進(jìn)行訪問(wèn)。Gem5-gpuCUDA3.2程序，并且可以支持CPU和GPU同時(shí)進(jìn)行運(yùn)算。2題目：Thegem5論文2作者：NathanBinkert,BradfordBeckmann,GabrielBlack,StevenK.Reinhardt,AliSaidi,ArkapravaBasu,JoelHestness,DerekRHower,TusharKrishna,SomayehSardashti,RathijitSen,KoreySewell,MuhammadShoaib,NilayVaish,MarkD.Hill,andDavidA.2摘要：Gem5M5GEMS仿真器的整合。M5仿真器提供了高度參數(shù)化的仿真平臺(tái)，支持多種指令集和分立CPU模型。GEMS提cache一致性策略和互聯(lián)模式的Power，SPARC和x86，并且支持在這些指令集上運(yùn)行l(wèi)inux。3作者：MiloM.KMartin,DanielJ.SorinBradfordM.Beckmann,MichaelR.Marty,MinXu,AlaaR.Alameldeen,KevinE.Moore,MarkD.Hill,andDavidSimics仿真器開(kāi)發(fā)的。GEMS可以對(duì)存儲(chǔ)系統(tǒng)和多處理器系統(tǒng)進(jìn)行時(shí)序上4題目：TheM5Simulator:ModelingNetworked4作者：NathanL.Binkert,RonaldGDreslinski,LisaRHsu,KevinTLim,G.Saidi,StevenK.I/O子系統(tǒng)，和仿真多處理器網(wǎng)絡(luò)系統(tǒng)的能力。M5仿真器是一款5題目：AnalyzingCUDAWorkloadsUsingaDetailedGPUM.5摘要：GPU提供的靈活的編程模型，使得它在設(shè)計(jì)未來(lái)的眾核系統(tǒng)時(shí)成GPGPUNVIDIACUDA平臺(tái)編寫(xiě)的程序，Gem5-gpu仿真器是現(xiàn)階段我們的研究對(duì)象，但要理解其特點(diǎn)，還需要對(duì)其CPUgem5、M5、GEMS和一款GPU系統(tǒng)仿真器GPGPU-sim。模型和存儲(chǔ)模型來(lái)自于gem5GPUGPGPU-sim。Gem5-gpugem5GPGPU-sim兩款仿真器整合，能夠?qū)崿F(xiàn)RubyCPUGPU的獨(dú)立訪存和融合訪存兩種模式。獨(dú)立訪存模式下，CPUGPU各自擁有獨(dú)立的虛擬地址空間；融合訪存模式下，CPUGPU可以同時(shí)訪問(wèn)同一塊虛擬地址空間，數(shù)據(jù)不再需Gem5-gpuARM，MIPS，x86等等，同時(shí)支持兩種系統(tǒng)仿真模式：系統(tǒng)調(diào)用（systemcall）和全系統(tǒng)仿真（fullsystem）。Gem5-gpugem5靈活的特性，通過(guò)其定義的端口（port）可以很方便SLICC語(yǔ)言的支持下，Rubycache組織結(jié)構(gòu)gem5-gpu這樣的融合系統(tǒng)仿GPGPU-simNVIDIAfemiGPUGPGPU-simPTXGPU運(yùn)算流水線（computepipeline），大規(guī)模寄存器堆（registerfile），特殊函數(shù)運(yùn)涵蓋了所有的GPU中的存儲(chǔ)類型，包括cache結(jié)構(gòu)和DRAM。全局存儲(chǔ)（globalmemory），主存儲(chǔ)設(shè)備；gem5-gpuCPUcoresCUCPUcores獨(dú)享一個(gè)L1cache和L2cacheCU獨(dú)享一個(gè)L1cacheCU共享一個(gè)L2cache。所有的L2cache通過(guò)拓?fù)溥B接在一起。Gem5GPGPU-simCPUGPUCURuby系統(tǒng)相Ruby系統(tǒng)負(fù)責(zé)完成CU存儲(chǔ)過(guò)程的功能和時(shí)序仿真。加載-（load-storepipeline）gem5之中，包括訪存請(qǐng)求整合（coalescing）,虛迄今為止，GPGPU-sim只支持對(duì)全局存儲(chǔ)和常量存儲(chǔ)的訪問(wèn)，而gem5-gputopologygem5-coherenceprotocols），MOESI_hsc（heterogeneoussystemcoherencewithMOESI存，gem5-gpuL2級(jí)緩存控制器（L2cachecontroller）GPU和CPU的L2級(jí)緩存之間的一致性控制。Gem5-gpu通過(guò)鏈接GPGPU運(yùn)行時(shí)庫(kù)（runtimelibrary）來(lái)完成程序中對(duì)統(tǒng)中添加新的GPU模型。Thegem5Gem5M5GEMSM5中繼承Rubycache一致性策略CPU模型，但對(duì)多核模型的需求不高；而一個(gè)大規(guī)模的互聯(lián)系統(tǒng)實(shí)驗(yàn)，則需要比較詳細(xì)的多核模型，對(duì)單個(gè)CPU的模型要求不高。CPU模型，主要包含AtomicSimple模型（最簡(jiǎn)單的IPCCPU模型），TimingSimple模型（包含了存儲(chǔ)時(shí)序的模型），InOrder模型（流水化的，定序的模型）和O3模型（流水化的，亂序的模型）。system-callEmulation（SE）模型（不需要對(duì)設(shè)備和操作系統(tǒng)進(jìn)行仿真，更關(guān)注功能）Full-System（FS）（仿真一個(gè)完整的系統(tǒng)，種cache一致性策略的模型）。Gem5位企業(yè)和研究工作者都提供了非常便利的條件，使得他們都可以來(lái)使用gem5來(lái)進(jìn)行體系結(jié)構(gòu)的開(kāi)發(fā)。HighlevelofGem5已經(jīng)擁有一個(gè)非?；钴S的論壇，并且已經(jīng)有非常多的合作伙伴來(lái)共同維護(hù)和開(kāi)發(fā)gem5，包括wiki版面，網(wǎng)頁(yè)和資源庫(kù)。DesignM5GEMS仿真器時(shí)，對(duì)這些特點(diǎn)進(jìn)行更加詳細(xì)的介紹。Multifacet’sGeneralExecution-drivenMultiprocessorSimulator(GEMS)ToolsetGEMS是一款時(shí)序仿真優(yōu)先（timing-first）的仿真器，即由時(shí)序仿真部分來(lái)Simic仿真器完成。這樣的解耦GEMSRubyRuby系統(tǒng)GEMS隨機(jī)測(cè)試模塊（randomtestermodule）,用于測(cè)試存儲(chǔ)系統(tǒng)在各個(gè)方面上可能Simics模塊，用于進(jìn)行功能仿真。Simics將載入、存儲(chǔ)和取指令操作全都交Ruby操作，即緩存訪問(wèn)的命中（hit）和丟失（miss）Ruby定義。如果此外，GEMS支持在Ruby系統(tǒng)上掛載新的設(shè)備，具有很高的靈活性和擴(kuò)展和主存（mainmemory）。的組件，如緩存陣列（cachearrays），系統(tǒng)互聯(lián)網(wǎng)絡(luò)（interconnectionnetwork）gluelogic），另一種是參與定義一致性協(xié)議的組件，如緩存控制器（cachecontrollers），存儲(chǔ)控制器(memorycontrollers)networkconnected和hierarchicalswitch。SLICCSLICC（SpecificationLanguageforimplementingCacheCoherence），是一種machine在控制器之間傳遞的消息包含兩種要素，消息類型標(biāo)簽（messagetypetag，用于統(tǒng)計(jì)）和容量字段（sizefield，作為仿真時(shí)的一種條件）。消息從源節(jié)點(diǎn)傳控制器與不依賴一致性策略的設(shè)備（protocol-independentportions）相連。運(yùn)行操作系統(tǒng)和應(yīng)用程序代碼的能力（即全系統(tǒng)仿真能力M5仿真器便是一款能夠同時(shí)滿足上述三點(diǎn)要求的仿真器框架。其他的多處缺乏對(duì)I/O設(shè)備和多目標(biāo)系統(tǒng)的仿真能力。simulationM5擁有一個(gè)全局的時(shí)間隊(duì)列，每一個(gè)對(duì)象的驅(qū)動(dòng)事件都被包含在這個(gè)隊(duì)列M5所使用的每一個(gè)模塊對(duì)象，不僅包含了功能，也包含了與其他模塊連接所需要的接口。這樣的設(shè)計(jì)特點(diǎn)使得M5能夠擁有以下三點(diǎn)優(yōu)勢(shì)：Python用以實(shí)現(xiàn)頂層組織和運(yùn)行腳本的編寫(xiě)。CPU簡(jiǎn)易CPU模型是定序，非流水的CPU功能模型。SMT）的CPU功能模型。O3ers和存儲(chǔ)依賴預(yù)測(cè)（memorydependencepredictors）等設(shè)備。O3模型擁有非常高的時(shí)序準(zhǔn)確性。為了保證這種準(zhǔn)確性，O3模型將時(shí)序仿階段開(kāi)始的。相較之下，O3模型所采用的模式可以保證更高的時(shí)序仿真的準(zhǔn)確在M5仿真器中，所有的CPU模型都可以支持特權(quán)指令集（privilegedinstructionset）、虛擬地址轉(zhuǎn)換（virtualaddresstranslation）（asynchronousinterrupts）O3模型中使用了一種稱為時(shí)鐘緩存（timebuffer）的數(shù)據(jù)類型來(lái)進(jìn)行時(shí)序的CPU進(jìn)入一個(gè)狀態(tài)時(shí)，就會(huì)將此刻的時(shí)鐘寫(xiě)入時(shí)鐘緩存，統(tǒng)計(jì)M5M5的存儲(chǔ)系統(tǒng)包含兩種對(duì)象，設(shè)備（devices）和互聯(lián)（interconnects）。設(shè)備包括緩存（caches），內(nèi)存（memories）I/OM5cache的大小、延遲、組織方式、替換策略和一致性協(xié)議。并且多種硬件預(yù)取策略，諸如next-lineprefetching或者h(yuǎn)istory-based都可以作為添加項(xiàng)放入cache模型中。速度不同的總線對(duì)象，如PCI總線和系統(tǒng)總線的連接。GPGPUGPGPU結(jié)構(gòu)有比如今，處理器發(fā)展中一個(gè)非常明顯的趨勢(shì)是多線程多處理器系統(tǒng)，而CUDAGPUSIMD（singleinstrucion,multipledata）模式的程序，效率可以提高數(shù)十甚至數(shù)百倍。BaselineGPUGPGPU應(yīng)用程序中最小的計(jì)算單位為線程（threads），線程之間并行的在GPU上運(yùn)行。GPGPU進(jìn)一步將線程組織為線程塊（threadblocks），或者也稱shadercore24CUDA編程手冊(cè)的接受，每次計(jì)算的并發(fā)數(shù)至少達(dá)到192才可以掩蓋處理器內(nèi)部的延遲（不考慮訪存延遲）。Shadercore1、訪存2、寫(xiě)回，同時(shí)shadercore支持深度為四的超標(biāo)量技術(shù)。GPUshadercore32個(gè)情況下，shadercore處理一個(gè)warp需要四個(gè)時(shí)鐘周期。memoryshadercoretexturecachetexturememoryconstantcacheglobaltexturememoryshadercore16KB大小的sharedmemory。ShadercoreL2cache的訪問(wèn)并不是直接進(jìn)行的，而是會(huì)經(jīng)過(guò)一次整合。GPUArchitecturalCrossbar，可以視為級(jí)數(shù)為一的butterfly網(wǎng)絡(luò)；b.CTAdistribution是較多的CTA在同一個(gè)shadercore上運(yùn)行會(huì)導(dǎo)致比較大的訪存延遲。CTAshadercoresshadercoresCTA的數(shù)量。CTA會(huì)選擇一個(gè)當(dāng)前運(yùn)行CTAshadercores進(jìn)入。c.MemoryAccessCoalescing器（miss-statusholdingregisters）中，之后統(tǒng)一進(jìn)行訪存操作。Gem5-gpu中，基本上所有的組件（CPUcore、GPUcore、cache等）、gem5-gpu具有便于拓展和更改的特點(diǎn)，無(wú)論是部Gem5-gpu同時(shí)支持以上兩種系統(tǒng)結(jié)構(gòu)，研究者可以根據(jù)不同的研究方向來(lái)ARM、x86、MIPS等多種指令集。SLICCcache一致性策略的編寫(xiě)。Ruby系統(tǒng)還提供了對(duì)外Gem5-gpuGPGPU-simCUDA程序的支持，同時(shí)將其擴(kuò)展，使第三部分總結(jié)Gem5-gpugem5M5GEMSGPGPU-sim四款仿真器的繼承，Gem5-gp