DSP期末設(shè)計報告主要內(nèi)容

DSP期末設(shè)計報告主要內(nèi)容題目目:DSP技術(shù)期末設(shè)計報告題目目:學(xué)院：專業(yè)：組長：學(xué)號：202306020 組員1：學(xué)號：202306020 組員2：學(xué)號：202306020組員3：學(xué)號：2023060202023年07月02日、選題目的和意義（首先寫出設(shè)計的目的要做一個能完成什么的設(shè)計，然后寫出此設(shè)計能夠滿意什么須要）學(xué)生姓名任務(wù)分工學(xué)生姓名任務(wù)分工 二數(shù)制算法優(yōu)點，和限制便地實成為可地實現(xiàn)可以消統(tǒng)，DSTM和數(shù)據(jù)一個1期內(nèi)完/D轉(zhuǎn)同步串多達(dá)1區(qū)時間二、主要設(shè)（首先寫出數(shù)字信號處理法的快速發(fā)展具有廣袤的制算法，Kalm實現(xiàn)。DSP的可能。在現(xiàn)代現(xiàn)。同樣，由消退噪聲污染SP憑借其強(qiáng)大MS320F2812D據(jù)存儲器、運(yùn)16位桶形移位完成乘法加法轉(zhuǎn)換大容量存串行口和獨立12路的PWM輸間的空間矢量設(shè)計內(nèi)容出設(shè)計的基本器，是一種特展，尤其在自應(yīng)用前景。利man濾波、自的信號處理能代電機(jī)限制系由于高運(yùn)算速染和不精確的大的運(yùn)算和處DSP內(nèi)核采Ha運(yùn)算單元、一位器組成,體系法和移位計算儲器，16位立可編程復(fù)用輸出結(jié)合敏捷量PW波形DS本模塊和結(jié)特殊適合于進(jìn)自動限制領(lǐng)域利用DSP的高自適應(yīng)限制矢力還可用來減統(tǒng)中，系統(tǒng)參速度，使得DS的輸入及反饋處理實力，能arvard結(jié)構(gòu)體一個32位算術(shù)系實行串行結(jié)算，其內(nèi)核計算位和32位的定I/O等組成活的波形發(fā)生SP芯片中集成結(jié)構(gòu)，每個模進(jìn)行數(shù)字信號域，DSP的高高速計算實力矢量限制、狀削減位置、速參數(shù)和狀態(tài)變SP也可有效饋信號數(shù)據(jù)，能較快地實現(xiàn)體系，即相互術(shù)/邏輯單元結(jié)構(gòu)，運(yùn)用流算速度為20M定時器比較單成，其中通過生邏輯和死區(qū)成的這些功能模塊和結(jié)構(gòu)號處理運(yùn)算的微高速計算實力力可以增加采狀態(tài)觀測器等速度、磁通等變量通過狀態(tài)效地用于實際對要求速度現(xiàn)PWM限制算法互獨立的數(shù)據(jù)元、一個32位流水線技術(shù)加快MIPs（一個指單元、捕獲單過三個通用定區(qū)發(fā)生單元能能大大簡化了構(gòu)）微處理器。當(dāng)力顯示了比一采樣速度和完等困難算法利等傳感器，無態(tài)觀測器的計工程應(yīng)用中，度響應(yīng)快而準(zhǔn)法，如空間矢據(jù)總線，供應(yīng)位累加器、一快程序的運(yùn)行指令周期為50單元、PWM波定時器和九個能生成對稱、了整個限制系當(dāng)今，隨著數(shù)一般微處理器完成困難的信利用DSP芯片無傳感器運(yùn)行計算可采納D,DSP的高速準(zhǔn)的現(xiàn)代電機(jī)矢量脈寬調(diào)制供了片內(nèi)程序一個16位乘行，可在一個處0ns)0外設(shè)波形發(fā)生器、個比較器的結(jié)不對稱以及系統(tǒng)。數(shù)字化控器更多的信號處理片可以方行之所以DSP有效速實力還機(jī)調(diào)速系制算法。存儲器法器和處理周設(shè)有A高速異結(jié)合產(chǎn)生及帶有死三、硬件設(shè)計3.1電源設(shè)計電源設(shè)計是任何一個電氣系統(tǒng)不行缺少的部分，DSP應(yīng)用電路系統(tǒng)一般為多電源系統(tǒng)。DSP芯片內(nèi)部的典型電源包括CPU內(nèi)核電源、I/O電源、PLL(phaselockedloop)電源、Flash編程電源、模擬電路電源五種電源。在電源設(shè)計的過程中，應(yīng)當(dāng)留意以下幾個問題：1依據(jù)運(yùn)用的芯片類型不同，內(nèi)核電源、I/O電源所需的電壓也有肯定的差距，這幾種電源都要由各自得電源供電。2在進(jìn)行電源設(shè)計時，模擬電路和數(shù)字電路部分要獨立供電，數(shù)字地與模擬地分開，遵循單點接地的原則。3DSP供電電源在設(shè)計時，內(nèi)核電源與端口電源的電壓是不同的，他們須要兩種供電電源，這時就必須要考慮他們之間的協(xié)作問題。在上電過程中，可能會遇到以下兩種狀況：一是內(nèi)核先獲得供電，外圍沒有得到供電，這時就會沒有輸入輸出，但對芯片不會產(chǎn)生損壞；二是外圍I/O接口先得到供電，內(nèi)核后得到供電，則可能會導(dǎo)致DSP和外圍引腳同時作為輸出端，假如此時雙方輸出的值是相反的，那么兩輸出端會因反向驅(qū)動可能出現(xiàn)大電流，從而影響器件的壽命，甚至損壞器件。在掉電時也留意，假如內(nèi)核先掉電，出現(xiàn)的電流可能比較大，因此一般要求CPU內(nèi)核電源先于I/O電源上電，后于I/O電源掉電。但是CPU內(nèi)核電源與I/O電源供電時間相差不能過長（一般應(yīng)小于Is,否則會影響器件的壽命或損壞器件）?？梢栽贑PU內(nèi)核電源與I/O電源之間加一個肖特基二極管，它的主要作用是愛護(hù)DSP器件。1、供電電路設(shè)計+5V、+15V、-15V電源輸入口J12采納硬盤驅(qū)動器電源插座，其示意圖及引腳定義如圖所示：另外J14作為+5V電源輸入口采納Mini型直流電源插座，其示意圖如下：2、電源與濾波電路設(shè)計電源芯片TPS75733實現(xiàn)將5V轉(zhuǎn)為3.3V電源，最大輸出電流為3A；電源芯片TPS76801Q實現(xiàn)將5V轉(zhuǎn)為1.9V電源，最大輸出電流為1A。3.3V、1.9V這兩路電源分別為外圍電路和CPU供電。為了降低電源干擾，通常對電源作濾波處理，方法是采納容值大小不同的電容并聯(lián)進(jìn)行電源濾波，一般容值相差100倍左右。3.2復(fù)位電路設(shè)計上電復(fù)位電路一般在芯片的RESET引腳上置100?200nls的低電平脈沖。RC復(fù)位電路具有一般性。在系統(tǒng)中加入電源監(jiān)控和復(fù)位主要有以下幾點作用.1.為了保證DSP芯片在電源未達(dá)到要求的電平常，不會產(chǎn)生不受限制的狀態(tài)。.由該復(fù)位電路確保在系統(tǒng)加電的過程中，在內(nèi)核電壓和外圍端口電壓達(dá)到要求之前，DSP芯片始終處于復(fù)位狀態(tài)，直到內(nèi)核電壓和外圍接口電壓達(dá)到所要求的電平。.假如電源電壓降到門限值以下，則強(qiáng)制芯片進(jìn)入復(fù)位狀態(tài)，確保系統(tǒng)穩(wěn)定工作。在設(shè)計復(fù)位電路時，一方面應(yīng)確保復(fù)位低電平常間足夠長（一般須要20ms以上），以保證DSP牢靠復(fù)位；另一方面應(yīng)保證復(fù)位電路的穩(wěn)定性良好，防止DSP誤復(fù)位。主要是應(yīng)保證復(fù)位輸入端（RS）低電平至少持續(xù)6個時鐘周期。即若電路為20MHZ時,低電平持續(xù)的時間為300nso在上電后，系統(tǒng)得晶振須要幾百毫秒的穩(wěn)定期，所以一般設(shè)為100?300ms。設(shè)計時可將上電復(fù)位和手動復(fù)位兩個信號經(jīng)過邏輯相與，后送到DSP的復(fù)位輸入引腳。具有上電延遲復(fù)位和手動復(fù)位功能的復(fù)位電路圖如圖2.2-1所示。系統(tǒng)調(diào)試和系統(tǒng)運(yùn)行出現(xiàn)故障時可以便利地運(yùn)用手動復(fù)位。J2作為復(fù)位按鈕，便利調(diào)試。復(fù)位芯片TPS3823-33能夠?qū)崿F(xiàn)固定時間20ms的復(fù)位有效信號。3.3時鐘電路設(shè)計時鐘電路的設(shè)計是DSP系統(tǒng)設(shè)計中的重要組成部分。時鐘電路設(shè)計遵守以下幾點原則：當(dāng)系統(tǒng)要求多個不同頻率的時鐘信號時，首先應(yīng)選可編程時鐘芯片，這樣有利于時鐘信號的同步；當(dāng)系統(tǒng)要求單一時鐘信號時,應(yīng)當(dāng)選擇晶體時鐘電路；當(dāng)系統(tǒng)要求多個同頻時鐘信號時，可選擇有源的晶振作為時鐘電路；應(yīng)當(dāng)盡量運(yùn)用DSP片內(nèi)的PLL,降低片外時鐘頻率，提高系統(tǒng)得穩(wěn)定性。C6000、C5000、C5409A、C5416、C5420、C5421和C5441等DSP片內(nèi)無振蕩電路，不能用晶體時鐘電路；VC5401、VC5402、VC5409和F281X等DSP時鐘信號的電平為1.8V,建議采納晶體時鐘電路。時鐘電路設(shè)計的幾點留意事項：當(dāng)DSP須要倍頻時，要配置好PLL周邊電路，主要是隔離和濾波。20MHZ以下的晶體晶振基本上都是基頻的器件，穩(wěn)定度好，20MHZ以上的大多是諧波的（如3次諧波、5次諧波等），穩(wěn)定度差,因此應(yīng)當(dāng)運(yùn)用低頻的器件，因為倍頻用的PLL電路須要的周邊配置主要是電容、電阻、電感，其穩(wěn)定度和價格方面遠(yuǎn)遠(yuǎn)好于晶體晶振器件。時鐘電路設(shè)計方式主要有無源晶體和有源晶振兩種：1.無源晶體無源晶體須要用DSP片內(nèi)的振蕩器。無源晶體無需考慮電壓的問題，信號電平是可變的，是由起振電路來確定的，同樣的晶體可以適用于多種電壓，可用于多種不同時鐘信號電壓要求的DSP,而且價格通常也較低，因此對于一般的設(shè)計建議運(yùn)用無源晶體。無源晶體與晶振相比其缺點主要是信號質(zhì)量較差，通常須要精確匹配外圍電路（用于信號匹配的電容、電感、電阻等），更換不同頻率的晶體時周邊配置電路須要做相應(yīng)的調(diào)整。建議采納精度較高的石英晶體，盡可能不要采納精度低的陶瓷晶體。在我們的系統(tǒng)中，TMS320F2812采納內(nèi)部振蕩器方式，由一個30MHZ的石英晶振供應(yīng)參考頻率如圖2.2-2所示。2.有源晶振有源晶振不須要DSP的內(nèi)部振蕩器，將外部時鐘干脆輸入DSP芯片內(nèi)部。它的優(yōu)點是信號質(zhì)量好，比較穩(wěn)定，而且連接方式相對簡潔（主要是做好電源濾波，通常運(yùn)用一個電容和電感構(gòu)成PI型濾波網(wǎng)絡(luò),輸出端用一個小阻值的電阻過濾信號即可），不須要困難的配置電路。有源晶振通常的用法：1腳懸空，2腳接地，3腳接輸出，4腳接電壓。與無源晶體相比，有源晶振的缺點是信號電平是固定的，須要選擇適合的輸出電平，敏捷性較差，而且價格相對較高。對于時序要求敏感的應(yīng)用，還是應(yīng)用有源的晶振比較好，這樣就可以選用比較精密的晶振，甚至是高檔的溫度補(bǔ)償晶振。有些DSP內(nèi)部沒有起振電路，只能運(yùn)用有源的晶振，如TI的6000系列等。有源晶振相比于無源晶體通常體積較大，但現(xiàn)在很多有源晶振是表貼的，體積和